器件中的高功耗雖然是可以容忍的,但是在設(shè)計(jì)過(guò)程中,我們往往都在追求低功耗實(shí)現(xiàn)。上篇文章中,小編對(duì)MCU的低功耗設(shè)計(jì)有所解讀。為增進(jìn)大家對(duì)功耗的了解程度,本文將對(duì)寄存器傳輸級(jí)低功耗設(shè)計(jì)方法予以介紹。
?
除了芯片的速度和面積等,人們對(duì)低功耗的期望也越來(lái)越高,因而在IC設(shè)計(jì)中加入低功耗設(shè)計(jì)非常必要。寄存器傳輸級(jí)的低功耗設(shè)計(jì)對(duì)降低整個(gè)芯片的功耗作用非常顯著,本文討論的三種寄存器傳輸級(jí)低功耗設(shè)計(jì)方法,經(jīng)驗(yàn)證對(duì)動(dòng)態(tài)功耗的降低很有效。
自集成電路問(wèn)世以來(lái),設(shè)計(jì)者在單個(gè)芯片上集成的晶體管的數(shù)量呈現(xiàn)出令人驚訝的增長(zhǎng)速度。近30年,集成電路的發(fā)展一直遵循著“摩爾定律”:集成在芯片上的晶體管的數(shù)量每18個(gè)月就翻一番,芯片成本也相應(yīng)下降。
圖1:CMOS電路功耗的主要來(lái)源是動(dòng)態(tài)功耗,由開(kāi)關(guān)電流和短路電流造成
評(píng)論
查看更多