降低SDR功耗的整體設(shè)計(jì)方法詳細(xì)說明

　　傳統(tǒng)上，降低軟件無線電（SDR）硬件的功耗一直是我們工作的重點(diǎn)，但是，顯而易見軟件也有重要影響，因此，需要一種降低 SDR功耗的整體設(shè)計(jì)方法。一種能發(fā)揮SDR功能的測(cè)試床能幫我們解決這個(gè)問題。由于像美國聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)（JTRS）這樣的計(jì)劃，軟件定義的無線電（SDR）早已被證實(shí)。然而，有許多問題嚴(yán)重地制約著 SDR的廣泛部署，其中相當(dāng)重要的問題就是功率。功率是在設(shè)計(jì)每一個(gè)SDR子系統(tǒng)時(shí)的主要考慮因素，特別是因?yàn)樗鼈円谋扔布o線電更多的功率。例如，為了獲得預(yù)期的無線電通信距離（依賴于鏈路的狀況，典型值為5-10千米數(shù)量級(jí)），射頻（RF）前端必須具備足夠的發(fā)射功率。同樣，對(duì)于靠電池工作的無線電設(shè)備，RF前端、調(diào)制解調(diào)器和加密處理子系統(tǒng)的功耗都直接影響無線電設(shè)備的壽命。此外，對(duì)由調(diào)制解調(diào)器產(chǎn)生的熱量進(jìn)行散熱的能力直接影響到無線電設(shè)備的壽命，并且甚至可能影響到能在機(jī)箱中同時(shí)處理的通道數(shù)，且有更多的影響。因此，降低一個(gè)SDR的功率有許多好處，這些好處可能甚至包括通過購買更少的備用電池而降低運(yùn)營(yíng)費(fèi)用。在此，為了獲得其中的一些好處，我們談?wù)摰闹攸c(diǎn)將放在降低SDR調(diào)制解調(diào)器功耗的整體方法上。為了降低調(diào)制解調(diào)器中的功耗，大多數(shù)人首先注意的就是在處理過程中的硬件，其中，通常包含現(xiàn)場(chǎng)可編程門陣列（FPGA）、數(shù)字信號(hào)處理器（DSP）和通用目的處理器（GPP）。區(qū)分任何硬件器件的兩個(gè)功耗源——靜態(tài)功耗和動(dòng)態(tài)功耗——是至關(guān)重要的。靜態(tài)功耗是一個(gè)已加電但不活躍的器件所消耗的固有功率，由晶體管的電流泄漏所控制。另一方面，動(dòng)態(tài)功耗是由活躍使用的器件所消耗的功率，該功率受到若干變量的影響，包括電源電壓、對(duì)外部存儲(chǔ)器的訪問次數(shù)、數(shù)據(jù)帶寬，等等。檢測(cè)兩種類型的功耗是至關(guān)重要的，特別是在無線電設(shè)備具有一個(gè)通常接收比發(fā)射更長(zhǎng)的占空周期的情形下。在GPP和甚至DSP的情形下，像頻率調(diào)節(jié)、電壓調(diào)節(jié)和電源關(guān)閉模式這樣的電源管理功能已經(jīng)變得日益普遍。然而，關(guān)于FPGA又是什么情況呢？