GD25Q256D串行閃存的數(shù)據(jù)手冊免費下載

　　GD25Q256D（256M位）串行閃存支持標(biāo)準串行外圍接口（SPI），并支持雙/四SPI：串行時鐘、芯片選擇、串行數(shù)據(jù)I/O0（SI）、I/O1（SO）、I/O2（WP）和I/O3（保持/重置）。雙I/O數(shù)據(jù)傳輸速度為208Mbits/s，四I/O&Quad輸出數(shù)據(jù)以416Mbits/s的速度傳輸。

　　SPI模式

　　標(biāo)準SPI

　　GD25Q256D具有4個信號總線上的串行外圍接口：串行時鐘（SCLK）、芯片選擇（CS）、串行數(shù)據(jù)輸入（SI）和串行數(shù)據(jù)輸出（SO）。支持SPI總線模式0和3。輸入數(shù)據(jù)鎖存在SCLK的上升沿，數(shù)據(jù)在SCLK的下降沿移出。

　　雙SPI

　　當(dāng)使用“雙輸出快速讀取”、“雙輸出4字節(jié)地址快速讀取”、“雙I/O快速讀取”和“雙I/O 4字節(jié)地址快速讀取”命令（3bh 3ch bbh和bch）時，GD25q256d支持雙SPI操作。這些命令允許以兩倍于標(biāo)準速率向設(shè)備傳輸數(shù)據(jù)或從設(shè)備傳輸數(shù)據(jù)。D SPI。當(dāng)使用雙SPI命令時，SI和SO管腳會變成雙向I/O管腳：IO0和IO1。

　　四方SPI

　　當(dāng)使用“四輸出快速讀取”、“四輸出4字節(jié)地址快速讀取”、“四輸入/輸出快速讀取”、“四輸入/輸出4字節(jié)地址快速讀取”（6Bh、6Ch、EBH和ECH）命令時，GD25Q256D支持四SPI操作。這些命令允許以標(biāo)準SPI速率的四倍將數(shù)據(jù)傳輸?shù)皆O(shè)備或從設(shè)備傳輸數(shù)據(jù)。當(dāng)使用Quad SPI命令時，si和so管腳變?yōu)殡p向I/O管腳：io0和io1，wp和hold/reset管腳變?yōu)閕o2和io3。四SPI命令要求設(shè)置狀態(tài)寄存器中的非易失性四啟用位（QE）。

　　保持

　　hold/rst位用于確定8針軟件包的硬件pin上是否應(yīng)實現(xiàn)hold或reset功能。當(dāng)hold/rst=0時，pin7作為hold，hold功能僅在qe=0時可用，如果qe=1，hold功能被禁用，pin作為專用數(shù)據(jù)I/O pin。

　　保持信號變低以停止與設(shè)備的任何串行通信，但不會停止正在進行的寫入狀態(tài)寄存器、編程或擦除操作。

　　保持的操作，需要CS保持低，并從保持信號的下降沿開始，SCLK信號低（如果SCLK不低，保持操作直到SCLK低才會開始）。保持條件在保持信號的上升沿結(jié)束，SCLK低（如果SCLK不低，保持操作直到SCLK低為止）。l SCLK低）。

　　SO是高阻抗，Si和SCLK在保持操作期間都不關(guān)心，如果CS在保持操作期間驅(qū)動高，它將重置設(shè)備的內(nèi)部邏輯。要重新啟動與芯片的通信，保持必須處于高位，然后CS必須處于低位。