FE1.1s和FE2.1 USB2.0 Hub中英文使用數(shù)據(jù)手冊(cè)及參考電路合集免費(fèi)下載

　　FE1.1s是高度集成， 高質(zhì)量， 高性能， 低能耗， 同時(shí)還是USB 2.0 高速4端口集線的低成本解決方案。

　　它采用單個(gè)交換轉(zhuǎn)換器 （Single Transaction Translator） （STT） 構(gòu)建以便獲得更多的效益。六個(gè)而不是兩個(gè)非周期轉(zhuǎn)換緩存以減少潛在的通信干擾。整個(gè)設(shè)計(jì)基于狀態(tài)機(jī)控制，以減小響應(yīng)的延遲時(shí)間；在此芯片中未使用微型控制器。

　　為保障高質(zhì)量，整個(gè)芯片通過測(cè)試掃描鏈（Test Scan Chain）– 即使在高速 （480MHz）模式下，使所有的邏輯元件在裝運(yùn)前被充分測(cè)試。特別是內(nèi)建自檢（Build-In-Self-Test）模式目的在于使用所有的高速，全速，以及低速模式模擬前端端口 （AFE） 在封裝和測(cè)試階段也是如此。

　　低能耗的實(shí)現(xiàn)是通過使用0.18μm 技術(shù)以及集成的電源/時(shí)鐘控制機(jī)制。大部分引腳不需要計(jì)時(shí)，除非被用到。

　　FE2.1芯片是高度集成，高品質(zhì)，高性能，低能耗，總體花費(fèi)低的高速七端口USB2.0集線器解決方案。

　　FE2.1適應(yīng)多樣任務(wù)譯碼器（MMT）風(fēng)格，借此達(dá)到最大的數(shù)據(jù)輸出。六個(gè)（而不是兩個(gè)）非周期數(shù)據(jù)處理緩沖器被用來將潛在的傳輸干擾降至最低。整個(gè)設(shè)計(jì)基于狀態(tài)機(jī)控制原理，降低了相應(yīng)延遲時(shí)間。該芯片中沒有使用微控制器。

　　為了保證高品質(zhì)，整個(gè)芯片覆蓋測(cè)試掃描鏈—包括高速模塊（頻率480MHz），所以在運(yùn)行前可以檢測(cè)所有邏輯組件。芯片擁有特殊的自檢建立模式，可以在封裝和測(cè)試階段測(cè)試高速、全速和低速模擬前端結(jié)束（AFE）元件。

　　通過使用0.18微米制造工藝和全面電源/時(shí)鐘控制機(jī)制實(shí)現(xiàn)低功耗。若無必要，芯片的大部分不會(huì)被鎖住。