怎樣才能測試PCIE物理層詳細(xì)資料簡介

　　從2004年Intel的Grantsdale芯片組首次引入PCI Express （簡稱PCle）以來，PCIe 在計算機和通訊產(chǎn)品上得到了廣泛的應(yīng)用。PCle首先被用到了MCH （Memory Controller Hub）和顯卡的接口，取代舊的AGP總線，而且，MCH和ICH （I/O Controller Hub）的連接也使用了PCle總線，此外，很多要求高速數(shù)據(jù)傳輸?shù)牟蹇ū热鐢?shù)據(jù)采集卡、千兆網(wǎng)卡等也采用了PCle總線，替代了原來的PCI總線。

　　第一代的PCle速率為2.5Gbps， - -對發(fā)送的差分信號和-對接受的差分信號組成- -路信道，可以實現(xiàn)大約250MByte/s的數(shù)據(jù)傳輸率， PCle的顯卡使用了16 路信道（又稱為PClex16），可以實現(xiàn)250M*16=4GByte/s的數(shù)據(jù)傳輸率，能滿足看高清電影或者玩3D游戲時大量圖像數(shù)據(jù)在顯卡與MCH間收發(fā)的要求，而一些數(shù)據(jù)速率要求不高的外設(shè)，比如千兆以太網(wǎng)卡，通常是一路PCle的接口（PClex 1）。

　　第二代的PCle的速率高達(dá)5Gbps，是PCle一代的2倍，在2007年，新的計算機主板芯片組和顯卡都已升級到了PCle二代。

　　并行信號VS串行信號

　　在十年前，并行信號在電路板上非常流行，比如PCI、ISA、 AGP、GMII等等。并行信號中通常包括了一路時鐘和多路數(shù)據(jù)信號，為了滿足建立保持時間的時序要求，通常要求時鐘和數(shù)據(jù)信號的走線等長，這樣就增加了印刷電路板（PCB）的設(shè)計難度以及面積，而且，多路并行信號在傳輸中，信號間的串?dāng)_導(dǎo)致信號質(zhì)量惡化，同步或奇偶模式開關(guān)時會減小建立保持時間的余量，多種原因?qū)е虏⑿行盘枱o法適應(yīng)高速數(shù)據(jù)的傳輸。

　　PCle信號是串行的差分信號，相比并行信號，串行信號的數(shù)據(jù)內(nèi)嵌時鐘，在接受端可以使用時鐘恢復(fù)電路從串行數(shù)據(jù)信號中恢復(fù)時鐘，然后用時鐘來同步數(shù)據(jù)：由于不存在時鐘和數(shù)據(jù)同步的時序問題，串行信號的速率通常都在GHz以上，一對高速差分信號的傳輸速率可以快于多路低速的并行信號：面且差分信號在傳輸?shù)臅r候，抗干擾能力更強，對其他信號的串?dāng)_也小于單端信號;綜合這些因素，串行的差分信號在計算機、通訊、消費電子類產(chǎn)品上越來越普及，傳輸速率也會越來越快。

　　PCIe的物理層測試

　　對于串行差分信號的物理層測試，通常需要測試眼圖、抖動、比特率、上升下降時間等等。PCle的官方組織PCISIG對PCIe的物理層測試做了詳細(xì)的規(guī)定。

　　對于PCle一代信號的測試，通常需要6GHz以上帶寬的示波器，對于PCle二代的測試，通常需要12.5GHz以上帶寬的示波器。