使用Verilog實(shí)現(xiàn)RS232的雙工通信的實(shí)驗(yàn)報(bào)告免費(fèi)下載

　　實(shí)驗(yàn)功能：實(shí)現(xiàn)RS232 的雙工通信。

　　實(shí)驗(yàn)環(huán)境： 1）硬件環(huán)境： PC機(jī)一臺(tái)、ml507 FPGA 開(kāi)發(fā)套件； 2）軟件環(huán)境：開(kāi)發(fā)軟件ISE14.5、代碼編寫(xiě)軟件Notepad++、仿真軟件Modelsim、調(diào)試軟件chipscope、串口調(diào)試工具。

　　2 設(shè)計(jì)原理

　　2.1 串行接口RS232工作原理

　　串口用來(lái)連接FPGA 和PC 機(jī)，RS-232允許全雙工通信， 即計(jì)算機(jī)在接收數(shù)據(jù)的同時(shí)可以發(fā)送數(shù)據(jù)。串口按位（ bit）發(fā)送和接收字節(jié)。通常以8 位數(shù)據(jù)為1組，先發(fā)送最低有效位，最后發(fā)送最高有效位。盡管比按字節(jié)（ byte）的并行通信慢，但是串口可以在使用一根線發(fā)送數(shù)據(jù)的同時(shí)用另一根線接收數(shù)據(jù)。

　　通信使用3 根線完成：（ 1）地線，（ 2）發(fā)送，（ 3）接收。由于串口通信是異步的， 端口能夠在一根線上發(fā)送數(shù)據(jù)同時(shí)在另一根線上接收數(shù)據(jù)。其他線用于握手，但不是必須的。數(shù)據(jù)的傳輸沒(méi)有時(shí)鐘信號(hào)，接收端必須采取某種方式，

　　使之與接收數(shù)據(jù)同步。

　　1）串行線纜的兩端先約定好串行傳輸?shù)?a target='_blank' class='arckwlink_none'>參數(shù)（傳輸速度、傳輸格式等）；

　　2）當(dāng)沒(méi)有數(shù)據(jù)傳輸?shù)臅r(shí)候，發(fā)送端向數(shù)據(jù)線上發(fā)送“1”；

　　3）每傳輸一個(gè)字節(jié)之前，發(fā)送端先發(fā)送一個(gè)“0” 來(lái)表示傳輸已經(jīng)開(kāi)始，這樣

　　接收端便可以知道有數(shù)據(jù)到來(lái)了；