嵌入式系統(tǒng)硬體架構(gòu)設(shè)計教程之時脈與電源管理的詳細(xì)資料說明

　　嵌入式系統(tǒng)硬體架構(gòu)設(shè)計

　　第五章時脈與電源管理（Clocks and Power Manager ）

　　時脈與電源管理員控制毎個模組的時脈頻率與管理不同電源管理員之問操作模式的轉(zhuǎn)換;以逹到最佳的計算效能與節(jié)省電源消耗。

　　時脈管理員簡介

　　時賑與電源管理員提供毎個週邊單元固定的時脈o可使用時脈啓動暫存器（Clock Enable Register） （CKEN ）或經(jīng)由週邊控制暫存器的位元來關(guān)閉許多裝置的週邊時脈·關(guān)閉任何沒有使用的單元的時脈.t 以降低電源消耗o時賑與電源管理員也提供LCD控制器·記憶體與CPU一個可程式化的頻率時脈o道些時脈彼、此相關(guān)，因爲(wèi)它們來自相同的內(nèi)部階段鎮(zhèn)定迴圈（ Phase Locked Loop） （PLL）時脈來源·根據(jù)以下的歩驟（闢于LゝM丶N請參考第3-22頁5.6.1節(jié)「核心時脈組態(tài)暫存器」）來程式化PLL頻率：

　　1.決定最快同歩記憶體需求 （SDRAM頻率）。

　　2.若 SDRAM類率低于99.5MHz ‘則記憶體頻率必須爲(wèi)SDRAM頻率的兩倍，而且記憶體控制器內(nèi)之SDRAM時脈比率必須設(shè)定爲(wèi)2 o若SDRAM頻率爲(wèi)99.5MHz，則記憶軆頻率與SDRAM頻率相同。

　　3.設(shè)定記憶體頻率爲(wèi) 9.5MIH （L = 0x1B）· 1180MIH （L = 0z20）· 132.7MHz

　?。↙= 0x24）· 147.5MHz （L= 0x28 ）或165.9MHz （L = 0x2D）的最接近的値，并程式化核心時脈組態(tài)暫存器內(nèi)的値*此頻率（若SDRAM時脈比率爲(wèi)2，則爲(wèi)一半）爲(wèi)外部同歩記憶體頻率。

　　4.決定正常操作 （ Run模式）所需的核心頻率。當(dāng)應(yīng)用程式必須對外部記憶體做臨時的抓取時，在正常處理過程期間會使用此模式o

　　5 決定Turbo模式所需的核心頻率·當(dāng)應(yīng)用處理器自快取記憶體完全地執(zhí)行 時般都使用此模式，因爲(wèi)任何對外部記憶體的抓取會降低核心的效能·此値爲(wèi)Run模式頻率的倍數(shù)（1.0· 15· 2.0或3.0）·程式化核心時脈組態(tài)暫存器內(nèi)的値（N）·

　　6. 為新的記體頻率設(shè)定LCD控制器的組態(tài)以進(jìn)入頻率改變順序（ Frequency Change Sequence）