音頻串行接口配置音頻編解碼器

　　音頻串行接口（ASI）提供了一種在處理器之間傳輸非緩沖音頻數(shù)據(jù)的方法和/或音頻轉(zhuǎn)換器。這些數(shù)據(jù)通常編碼PCM二進(jìn)制補(bǔ)碼格式，雖然其他形式的變化，可以實(shí)現(xiàn)壓縮的低數(shù)據(jù)率傳輸。音頻基于∑-Δ轉(zhuǎn)換器（ΔΣ）架構(gòu)需要一個(gè)主時(shí)鐘在運(yùn)比目標(biāo)采樣速率快得多。雖然有幾種方法來獲得這個(gè)主人時(shí)鐘，必須小心，以確保這個(gè)時(shí)鐘不會(huì)漂移的ASI。本報(bào)告討論了幾種配置，防止這種情況。

　　介紹

　　每個(gè)系統(tǒng)有不同的要求，當(dāng)涉及到接口的音頻編解碼器ASI。最常見的配置是主和從模式。當(dāng)音頻編解碼器ASI配置在主模式，它的位時(shí)鐘（BCLK）和字時(shí)鐘（WCLK）輸出引腳。在從模式下，總線時(shí)鐘和對(duì)編解碼器的ASI輸入WCLK。這種關(guān)系看起來很簡單。然而，必須小心當(dāng)我被配置在主從模式確保摧毀過采樣數(shù)據(jù)總是在正確的目標(biāo)率時(shí)間槽。

　　如果主時(shí)鐘是一個(gè)自由運(yùn)行的時(shí)鐘，它被饋送到一個(gè)轉(zhuǎn)換器，它不會(huì)被頻率鎖定到幀時(shí)鐘（WCLK）一個(gè)獨(dú)立的ASI。任何偏離理想最終會(huì)導(dǎo)致跳過或重復(fù)抽樣（假設(shè)體系結(jié)構(gòu)重復(fù)樣本）。例如，如果主機(jī)處理器提供了一個(gè)理想的48 kHz的WCLK相對(duì)于絕對(duì)時(shí)間，其各自的理想主時(shí)鐘可以正（128●WCLK）= 6.144 MHz。如果一個(gè)非理想晶體的主時(shí)鐘直接提供給轉(zhuǎn)換器調(diào)制器與0.001%的錯(cuò)誤，這個(gè)時(shí)鐘可能會(huì)導(dǎo)致6.14393856兆赫。最終這個(gè)慢時(shí)鐘將導(dǎo)致重復(fù)采樣的ASI總線。當(dāng)然，沒有理想這樣的東西主或ASI時(shí)鐘。

　　圖1說明了一個(gè)簡化的情況下，其中一個(gè)假設(shè)的模擬-數(shù)字轉(zhuǎn)換器（ADC）在奈奎斯特頻率（用于簡化目的）在ASI總線上的重復(fù)樣本的結(jié)果。在這舉例來說，假設(shè)轉(zhuǎn)換器理想地交出其數(shù)據(jù)的中間幀上的下降主時(shí)鐘的邊緣。這些數(shù)據(jù)應(yīng)該準(zhǔn)備在下一個(gè)開始轉(zhuǎn)移框架。如圖1所示，主時(shí)鐘實(shí)際上比理想慢。這個(gè)配置會(huì)最終漂移足夠的時(shí)鐘（相對(duì)于ASI幀），以便將有一幀，將不能接收新的數(shù)據(jù)（如在3幀#結(jié)束）。