解鎖開關(guān)電源次級同步整流資料下載

大家都知道同步整流相比功率二極管整流損耗小，效率高，相同功率下電源尺寸可以更小。同步整流的驅(qū)動方式有電壓型驅(qū)動和電流型驅(qū)動兩種。按照SR門級驅(qū)動電壓的來源，又分為自驅(qū)動和外驅(qū)動。 本章要介紹的是在充電器領(lǐng)域內(nèi)常見的電壓型其驅(qū)動的同步整流 ，知識點包含以下幾個小節(jié)，結(jié)合芯片內(nèi)部結(jié)構(gòu)力求全面講細(xì)講清楚以及設(shè)計過程中遇到的一些坑，不過還不知道何為PSR架構(gòu)的童鞋可以先自行了解一下，本章先不展開來講了 知識點： 1.同步整流MOS什么時候開通？什么時候該關(guān)斷？ 2.整流芯片是怎么辨別原邊導(dǎo)通的波形和RING的？它的邏輯是怎樣？靠電路是怎么實現(xiàn)的？ 3.除了同步整流功能外，它還可以用來監(jiān)控次級側(cè)電壓，猶如SSR里面的TL341，可以使其動態(tài)響應(yīng)遠(yuǎn)遠(yuǎn)優(yōu)于普通的PSR架構(gòu) 一.SR 何時開通，何時關(guān)斷？ （一言不合，先附上BCD芯片的線路圖） 圖1 圖2 圖1中次級側(cè)的APR3415就是本章的主角了，圖2是其內(nèi)部方框圖，可以看到整流MOS已經(jīng)集成在芯片里面了（紅色圓圈所示）。 那么他何時該開通呢???判斷準(zhǔn)則其實想的出來：就是原邊導(dǎo)通的時候他應(yīng)當(dāng)關(guān)斷，次級側(cè)導(dǎo)通的時候他才能導(dǎo)通。但他又不是原邊控制芯片肚子里的蛔蟲，怎么知道何時該導(dǎo)通的呢？我們知道當(dāng)原邊MOS Q1導(dǎo)通的時候，根據(jù)變壓器同名端（變壓器T1黑點圓圈的為同名端，沒有黑點的為非同名端）判斷此時次級側(cè)非同名端，也就是和APR3415的DRAIN PIN相連的端為正，那么此時刻他必須關(guān)斷。 而當(dāng)原邊MOS由導(dǎo)通變?yōu)殛P(guān)斷的時候，同名端反向，次級側(cè)和DRAIN PIN相連的一端為負(fù)，那么此時整流MOS就可以開通了，見圖3 圖3 VDET PIN通過電阻檢測DRAIN PIN的電壓，所以電勢和DRAIN一樣。當(dāng)DRAIN PIN的電壓由正變負(fù)的過程中會自然下降經(jīng)過并低于一個門檻電壓點VTHON（0V~1V），當(dāng)VDET PIN檢測到低于這個門檻電壓后，經(jīng)過一個內(nèi)部固定的延時TDON后（70ns），MOS管驅(qū)動產(chǎn)生，于是MOS開始導(dǎo)通。在MOS未導(dǎo)通的之前是靠體二極管續(xù)流的，所以DRAIN PIN會有一個相對較大的負(fù)壓（紅色圓圈內(nèi)）。當(dāng)MOS導(dǎo)通后電流才由體二極管轉(zhuǎn)向流過MOS。 可是天下無不散之宴席，流經(jīng)MOS的次級側(cè)導(dǎo)通電流會隨著次級側(cè)電壓對次級側(cè)電感消磁的過程當(dāng)中線性的減小，如果續(xù)流電流都已經(jīng)降為0了，你還不關(guān)斷MOS，那什么時候關(guān)斷？留著過年才關(guān)斷??？ 如果續(xù)流電流結(jié)束時不關(guān)斷，輕則次級側(cè)電容會反過來給次級側(cè)電感充電，電流反流；重則原邊導(dǎo)通了，次級側(cè)MOS還在開通，這就叫共通，那么會更糟糕。所以把握好次級側(cè)關(guān)斷的時機很重要。。。 最甜最美的情況下就是續(xù)流電流剛好降為0時才把MOS關(guān)斷有助于效率，可是李嘉誠老爺爺說過絕對不掙最后一塊銅板，所以我們在電流快要接近為0的時候就應(yīng)該把MOS關(guān)斷了，犧牲了點效率換取了可靠性，呵呵。 那么這個關(guān)斷閥值就叫做VTHOFF（-20mv,-5mv）,VDET PIN檢測一旦越過這個閥值，那么經(jīng)過固定的延時TDOFF(100ns)后MOS關(guān)斷。關(guān)斷后要靠體二極管續(xù)流一下，所以又會有一個相對較大的負(fù)壓（紫色圓圈內(nèi)），如果此時原邊電壓采樣恰巧在這個時候采那就不好了，輸出電壓會不穩(wěn)定，關(guān)于PSR原邊芯片電壓采樣也是一個學(xué)問，以后有機會再講。 小結(jié)一下：判斷導(dǎo)通是靠VDET PIN檢測電壓低于VTHON（0V~1V），判斷關(guān)斷是靠VDET PIN檢測電壓大于VTHOFF（-20mv,-5mv） 二：整流芯片是怎么辨別原邊導(dǎo)通波形和RING的 說到這，好像是講完了，其實還沒有（幫我配一個捂臉的表情）。實際比理想的還復(fù)雜點，首先當(dāng)整流MOS導(dǎo)通的瞬間會有RING中文名叫做振鈴在DRAIN PIN產(chǎn)生，如果RING的大小高過VTHOFF會引起提前關(guān)斷MOS，也就是常說的還沒開始就已經(jīng)結(jié)束了~青春還沒綻放就已經(jīng)衰老了~ 所以在這里芯片內(nèi)部會設(shè)置一個最小導(dǎo)通時間Minimum ON Time，目的就是為了屏蔽這短時間的RING,強制導(dǎo)通一小段時間等到RING消除。 還有，如果只是VDET PIN電壓只是低于VTHON就導(dǎo)通的話，那次級側(cè)消磁結(jié)束后到原邊導(dǎo)通前的中間死區(qū)時間內(nèi)的RING怎么辦？ 等等，怎么又是RING？我們知道消磁結(jié)束后原邊的電感LP和原邊MOS的輸出電容及其他雜散電容會愉快的振蕩一陣子，這振蕩是阻尼振蕩，經(jīng)過一段時間就會消失。在RING沒消失之前通過變壓器耦合到VDET PIN上，同樣會引起檢測電壓低于VTHON的情況，但是此刻同步整流MOS是不能導(dǎo)通的，所以我們應(yīng)該給次級側(cè)同步整流導(dǎo)通再增加一個條件，先看圖4 圖4 圖4是VDET PIN在一整個周期內(nèi)的電壓波形，包含了原邊導(dǎo)通，次級消磁，消磁結(jié)束后至原邊導(dǎo)通前的死區(qū)時刻三個階段時刻： 其中Area1是點滑線內(nèi)的方框面積，它對應(yīng)的是原邊導(dǎo)通的時刻，它的高度=Vdet-Vcc（Vdet是 vdet pin的電壓，Vcc是Vcc pin的電壓，因為Vcc和輸出電壓Vo之間是靠一個20ohm電阻相連的，而且電阻上壓降很小，所以VCC電壓可以看做輸出電壓Vo）,Area1的寬度就是原邊的導(dǎo)通時間Tonp, Area1=(Vdet-Vcc)*Tonp（電壓X時間=伏秒積） Area3則是死區(qū)時間內(nèi)的RING的面積（RING的電壓 X持續(xù)時間 ），可以發(fā)現(xiàn)Area1是明顯大于Aera3的。所以同步整流芯片此刻若有一個分別面積大小的功能，就可以將這Area1和Area3區(qū)分開來。 下面簡單講解一下分別面積的邏輯功能的電路實現(xiàn)：要區(qū)分，首先我們需要一個比較器Tonpdet來區(qū)分（見圖2綠色圈圈內(nèi)），其次這里的面積本質(zhì)是=電壓X時間，能把電壓和時間這兩個參數(shù)糅合在一起轉(zhuǎn)化為電信號的裝置我們應(yīng)該自然的想到了積分器，因為積分器的特性是在輸入端加上一個電壓信號后，輸出端也會產(chǎn)生一個電壓信號，并且隨著時間的不斷累積，該輸出電壓是不斷變高的，同時輸入端的電壓大小決定了上升斜率的大小。積分器如圖5，當(dāng)在輸入端加一個恒定電壓ui就可形成一個恒定的電流i=Ui/R1(運放的虛短推出), 恒定的i只會經(jīng)過電容C1（運放的虛斷結(jié)合KCL推出）后隨著時間慢慢累加就會形成恒定斜率的不斷變高的電壓波形:U=i*t/C（其中t=Tonp）（輸入電壓Ui和輸出電壓vo之間關(guān)系的波形如圖6，可以發(fā)現(xiàn)ui越高斜率會越抖，代表上升的速率越快，tonp時間越長代表上升的時間就越長，兩者在一塊就最終決定了上升的最高電壓vo） 因為原邊導(dǎo)通時落在VDET PIN上的電壓ui和持續(xù)時間tonp都是大于RING的，所以兩者通過積分線路產(chǎn)生的輸出電壓Vo的高低就會有明顯的差別，這種差別為同步整流判斷提供了足夠的空間（最終的面積大小比較轉(zhuǎn)化為了Vo電壓大小的比較，并且由積分電路完整實現(xiàn)了電信號的轉(zhuǎn)變） 將Vo連接在比較器的正端 圖5 圖6 比較器的負(fù)端連接的是電流源Iaref,電流到AREF PIN上，AREF PIN再外接一個電阻R，就產(chǎn)生了電壓Varea2=Iaref*R。 咳咳，敲黑板了！這電壓就是我們設(shè)置的門檻電壓Area2，也就是用來區(qū)分Area1（積分器的輸出Vo1）和Area3（積分器的輸出Vo3）的。 當(dāng)積分器的輸出Vo大于比較器負(fù)端電壓后，比較器輸出為高到驅(qū)動的與門，使得MOS驅(qū)動開啟成為可能，反之則輸出為低，那么會屏蔽掉MOS驅(qū)動。 下面的細(xì)節(jié)就是如何設(shè)置該門檻電壓的大小了Area2=Kqs*Raref(Kqs就是Iaref，是芯片內(nèi)部參數(shù),范圍是0.325~0.515)。我們要考慮到最worse的情況，即原邊最小導(dǎo)通時間時和最低電壓時既Area1最小的時候依然要滿足：Area1>Area2>Area3,其中Area3在系統(tǒng)確定以后大小也就確定了。Area2就是我們發(fā)揮的部分，可以根據(jù)波形實際的去調(diào)試來滿足上述關(guān)系，通常Raref大小為37K。調(diào)好后同步整流芯片就可以分別出原邊導(dǎo)通的波形和Ring的波形啦！ 因為Arearf pin離Vdet pin很近，所以會受到Vdet pin的干擾，引起門檻電壓的波動，建議增加一個濾波電容Caref,但是容值不是越大越好，因為電流源也要給電容充電，電容太大門檻電壓就相對上升的慢，在輸出電壓建立好后可能門檻電壓還沒有建立起來，那樣就會失去它原來的作用從而引起原副邊共通，甚至燒機。筆者就曾遇到此類炸機情況，大都發(fā)生在起機的瞬間就炸機，原因也是絞了不少腦汁才找著。。。所以電容雖好，但可不要貪杯，哦，不是，不要太大噢。建議值為2.2nF. 元件取值是個學(xué)問，不是越大越好，也不是越小越好，得有一個合適的值，張飛老師也經(jīng)常在他的視頻里細(xì)講過各類元器件的取值問題。 三：如何監(jiān)控次級側(cè)電壓 很多市場的PSR充電器基本都是PFM的，當(dāng)進(jìn)入輕載或者空載后，輸出頻率會很低，例如滿載是60KHZ,那么空載時才100HZ，PSR對輸出電壓的采樣機制是這樣：只有打出脈沖并等待次級側(cè)消磁的那一刻才知道次級的輸出電壓是高了還是低了，然后再調(diào)控。所以會有下面的現(xiàn)象產(chǎn)生：空載穩(wěn)態(tài)的時候風(fēng)平浪靜，工作頻率很低，100HZ才打個脈沖出來，突然一道閃電劃過空中！噢，不是，是忽然將輸出電流從空載切換到大載甚至滿載，那么輸出電壓會有一個很大的下降，只能等到下個周期可能是100HZ以后原邊芯片才能察覺到，這么慢的反應(yīng)實在不能忍?。ㄟ@時SSR碾壓而過，沒辦法，誰叫SSR天生帶有TL431 光耦的組合呢？次級側(cè)有什么風(fēng)吹草動立馬能通知原邊） 針對這種情況，我們可以用整流芯片VCC pin來監(jiān)控輸出電壓，例如當(dāng)輸出電壓低于某個設(shè)定的閥值如5.25V，就趕緊把這情況告訴原邊芯片，讓原邊趕緊打出脈沖！可是怎么通知到原邊呢？次級側(cè)芯片又沒有手機，也沒有光耦的，還和原邊芯片隔著個變壓器。。。等等，變壓器，變壓器不就是傳遞信號耦合信號的好手嗎？對，我們可以通過變壓器告訴原邊芯片！變壓器通常是耦合電壓信號的，如果我們將次級側(cè)MOS閉合一下，輸出電壓就可以夾在次級側(cè)電感上，然后原邊繞組上不就有電壓了嗎？然后原邊芯片的FB引腳通過輔助線圈繞組感應(yīng)到電壓就可以立馬打出脈沖啦。 恩，想法是好的，只是一下子把次級側(cè)MOS直接導(dǎo)通有點猛，次級側(cè)上的能量太大，從輸出電容上吸收的能量過多，而且充電器會測試輸出端的反向漏電流測試，這么一搞，該測試應(yīng)該過不了。。。那怎么辦？沒事，不是說能量太大嗎，那就能量小點好了，于是在芯片里面我們又集成了一個RDSON較大的MOS（圖2黃色圓圈內(nèi)），和MOS還串聯(lián)了一個電阻然后再連接到VDET PIN,再由VDET PIN連接電阻到DRAIN PIN，由這個RDSON大的MOS導(dǎo)通就可以發(fā)出我們想要的但又不至于太大的信號啦。具體的信號傳播波形如圖7： 圖7 當(dāng)輸出電壓Vo低于閥值Vtrigger時，次級側(cè)小MOS以tosc（30us左右）周期性的導(dǎo)通關(guān)斷從而引起一股一股的電流脈沖Ipulse，通過變壓器耦合到原邊的FB PIN上后產(chǎn)生若干個小幅度的Vpulse，只要有一個Vpulse高于原邊認(rèn)定的閥值電壓如83mv,那么原邊就立刻打出脈沖補充次級側(cè)能量同時監(jiān)控次級側(cè)電壓。如此甚好，可是還是那句老話，次級側(cè)消磁完后又會有RING產(chǎn)生，原邊的FB PIN是如何區(qū)別這是RING呢還是副邊CALL過來的脈沖呢？咦，這個問題是不是似曾相識？這里請大家想一想，以后有機會我再寫篇文章講這個。 上面這么一個次級側(cè)聯(lián)通初級側(cè)的機制又會導(dǎo)出另一個副產(chǎn)品：當(dāng)進(jìn)入極輕載或者空載時，我們完全可以把控制權(quán)交給次級側(cè)，讓原邊芯片睡覺去?。ò言呅酒瑑?nèi)的各個模塊關(guān)掉）只留下FB的檢測模塊醒著就行了（好處是可以降低芯片的功耗），一旦檢測到Vpulse就醒來只以最小的Ilimt通過原邊MOS溫柔的打出一個脈沖把能量傳給次級，然后原邊芯片接著睡覺！這樣次級側(cè)電壓就算沒有假負(fù)載，空載時輸出都不會飄高了，綜合而來降低了待機功耗，降低了對假負(fù)載的依賴。這時空載的輸出電壓就等于Vtrigger電壓。 可是原邊芯片總是要消耗VCC電容上的電荷的，如果空載時次級側(cè)輸出電壓很穩(wěn)定，一直沒有降到Vtrigger值，那么原邊VCC電容上的電壓會一直下降直到觸發(fā)原邊的UVLO（欠壓重啟），這時次級側(cè)再打脈沖過來原邊就可不會理睬了噢，因為原邊自身還要經(jīng)過一個漫長的VCC電壓重啟過程。那么怎么避免原邊VCC重啟呢？我們又得強行增加一個導(dǎo)通周期時間Tdis(30ms),也就是說在高于Vtrigger的情況下每隔30ms，不管你Vo有沒有降到Vtrigger，我都要強行打出一個脈沖來把原邊喚醒，不為別的，就為給VCC電容供電用。不過這樣空載時輸出電壓可能就大于Vtrigger了，如果想要輸出電壓降下來，可以適當(dāng)降低空載時的Ilimt。什么？不會降？增加電流檢測電阻Rcs的阻值就好了，又或者減小變壓器感量，實在不行你就適當(dāng)?shù)丶狱c假負(fù)載吧。 現(xiàn)在咱門談?wù)劃M載切換的小載甚至空載的情況，滿載切換至小載必然在輸出端引起一個Overshoot,這本質(zhì)上一種多余的能量，如果能有個路徑把這多余的能量泄放掉就好了。于是我們在芯片內(nèi)部又集成了一個泄放MOS管，圖2黑色圓圈內(nèi)的MOS管就是了，當(dāng)輸出電壓高過某個閥值Vdis如5.35V，VCC pin會從輸出電容拉一股Idis大約3mA的電流，如果3mA依然拉不住overshoot上升的勢頭，當(dāng)輸出電壓高過了Vovp如5.8V，那么重典治亂！VCC pin直接拉進(jìn)Iovp大約100mA的電流來大力壓制overshoot向上的趨勢，可是100mA電流通過20Ohm電阻到VCC pin的，壓降很容易都有2V，又低于了Vovp閥值，又會導(dǎo)致關(guān)斷泄放MOS。。。有人會說去掉這20ohm電阻，那你去吧，ESD打的過就行，如果不去還有什么辦法呢？貼心的芯片已經(jīng)想到了，OVP一旦觸發(fā)先持續(xù)個tovp_last大約2ms的放電時間, tovp_last過后停止泄放然后檢測VCC pin電壓，如果還是高過Vovp那么再持續(xù)tovp_last時間接著放電，直到電壓降到Vovp以下。所以Vovp功能是抑制overshoot的好幫手，而Vtrigger是抑制undershoot的好利器，這兩個功能各司其職，便很好的解決了PSR固有的動態(tài)響應(yīng)的問題。 順便說一下overshoot如果高過于Vovp，次級側(cè)芯片便會停止call ring給原邊芯片，為什么停止打脈沖？次級側(cè)電壓已經(jīng)很高了，再讓原邊芯片打脈沖傳能量給次級側(cè)不是添堵嗎？這時如果你遇到滿載切空載后，輸出電壓直線下降到spec以下的問題，不要太驚喜，那是因為次級側(cè)如火如荼的高壓，但是原邊vcc電容卻是冷清清的低壓，而且次級側(cè)還不打脈沖喚醒原邊了，所以長此以往原邊芯片直接罷工進(jìn)入uvlo了。。。。 附上圖8讓大家更直觀的了解我上面所講的整個過程（Von是芯片的工作電壓3V左右）： 圖8 好了，上述就是關(guān)于次級側(cè)同步整流的一些知識點，感謝大家耐心的看完。愿你能get新知！