SoC電源管理中調(diào)節(jié)器面臨的命運

　越來越復雜的SoC在一個管芯中集成很多系統(tǒng)組件 ，這在總體上簡化了系統(tǒng)設計人員的工作。但是這些芯片也導致電源供電子系統(tǒng)越來越復雜。以前從供電連接器到IC連接Vcc的布線是非常簡單的任務，而現(xiàn)在卻成為與系統(tǒng)中其他部分一樣復雜的有源網(wǎng)絡設計。
　　SoC的供電要求越來越高，使得這種設計也越來越復雜。好在設計人員可以選擇在電路板級來處理這些任務，SoC開發(fā)人員希望將電源網(wǎng)絡組件置入到芯片中以期有所幫助。但是最終，電源設計人員仍然要做出一些很難的決定。在決定之前，他們要進行一些模擬電路仿真工作。
　　不斷增長的需求
　　集成是有成本的。 SoC設計人員在其圖紙上畫出各種電路，這類電路都有自己的電壓、噪聲、排序和瞬變響應要求。移植到尺寸更小的電路上不但能夠?qū)崿F(xiàn)集成，而且還降低了供電電壓。這一發(fā)展趨勢也同時增大了峰值工作電流、縮小了噪聲余量，使得動態(tài)電源管理越來越復雜。
　　復雜度的提高最明顯的結(jié)果就是SoC使用的外部電源數(shù)量迅速增加 （ 圖1 ） 。例如，一片高端FPGA會有15條外部驅(qū)動的電源軌。它們都連到哪里？
　　
　　圖1. 一片現(xiàn)代SoC需要很多不同的供電線路，每條線路都有自己的穩(wěn)壓和調(diào)理要求。
　　答案之一是不同的電壓需求。在FinFET工藝出現(xiàn)之前 ， 內(nèi)核邏輯供電電壓一直在大幅度降低 ， 但在1V附近卻停滯不前。而其他類電路在這方面遠遠落在了后面。按照工業(yè)標準， I/O單元只能使用特定的供電電壓。SRAM單元需要的電壓要比邏輯級稍高一些，以保證可靠的全速工作，待機時的電壓要低很多。高精度模擬電路希望有較高的電壓以降低抖動，提高噪聲余量。這些各種各樣的需求導致供電線路數(shù)量的急劇增長。