如何在C8051F020芯片進行高速ADC采樣時進行代碼優(yōu)化的詳細方法說明

　　在應用C8051F020的片內(nèi)高速ADC進行時間序列采樣時，編寫代碼使ADC工作于最高速度是一個難題。本文從ADC的C語言中斷模式的驅(qū)動代碼設計開始，分析對應的匯編語言中消耗CPU的主要步驟，研究ADC采樣的優(yōu)化方式。經(jīng)過驗證，通過使用額外定時器可以優(yōu)化ADC采樣結束時機的控制;而在時間關鍵場所，因為減少了現(xiàn)場保護和恢復的操作代碼，查詢方式比中斷模式具有更高的時間效率。

　　在設計需要進行時間序列采樣的數(shù)據(jù)采集儀表中，需要用ADC對電壓信號進行等間隔高速采樣并緩存，帶有高速ADC的C80S1F020單片機是一種很好的選擇。C8051F020是一款由Silicon Laboratories公司生產(chǎn)的高性能8位混合信號兼容MCS-51單片機，內(nèi)部集成4096字節(jié)的XRAM，以及2個帶有PGA的高速ADC，其中8位模數(shù)轉奐器ADC1采樣率高達500kSPS（Sample per second）。在進行時間序列分析的應用中需要編程ADC1進行數(shù)據(jù)采集并將數(shù)據(jù)緩存到XRAM中。C8051 F020的機器周期和時鐘周期相等（傳統(tǒng)單片機的機器周期等于其時鐘周期的12倍） ，當使用24MHz的晶振時，速度最高可達到24MIPS（Million Instructions Per Second），傳統(tǒng)單片機僅2MIPS。雖然這個速度看起來已經(jīng)很快，但是如果需要使得ADC1工作于最高頻率，代碼的編寫則需要相當?shù)募记?。針對時間關鍵部1分的編程，除了需要考慮常規(guī)的代碼優(yōu)化方案，如循環(huán)展開、宏替換函數(shù)等之外，本文將從基本的采樣設計程序結構設計人手，研究如何在Keil集成開發(fā)環(huán)境下編寫合適的C語言代碼驅(qū)動F020的ADC1，使其工作于最高采樣率。