FPGA開發(fā)全攻略工程師創(chuàng)新設(shè)計寶典基礎(chǔ)篇PDF電子書免費下載

本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA開發(fā)全攻略工程師創(chuàng)新設(shè)計寶典基礎(chǔ)篇PDF電子書免費下載。

　　FPGA 是英文Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC） 領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。它是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級時，不需額外地改變PCB 電路板，只是在計算機(jī)上修改和更新程序，使硬件設(shè)計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞。對PROM、EPROM、E2PROM 熟悉的人都知道這些可編程器件的可編程原理是通過加高壓或紫外線導(dǎo)致三極管或MOS 管內(nèi)部的載流子密度發(fā)生變化，實現(xiàn)所謂的可編程，但是這些器件或只能實現(xiàn)單次可編程或編程狀態(tài)難以穩(wěn)定。FPGA 則不同，它采用了邏輯單元陣列LCA（Logic Cell Array） 這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block） 和內(nèi)部連線（Interconnect）三個部分。

　　FPGA 的可編程實際上是改變了CLB 和IOB 的觸發(fā)器狀態(tài)，這樣，可以實現(xiàn)多次重復(fù)的編程由于FPGA 需要被反復(fù)燒寫，它實現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC 那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA 都采用了基于SRAM 工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA 采用Flash 或者熔絲與反熔絲工藝的查找表結(jié)構(gòu)。通過燒寫文件改變查找表內(nèi)容的方法來實現(xiàn)對FPGA 的重復(fù)配置。

　　根據(jù)數(shù)字電路的基本知識可以知道，對于一個n 輸入的邏輯運(yùn)算，不管是與或非運(yùn)算還是異或運(yùn)算等等，最多只可能存在2n 種結(jié)果。所以如果事先將相應(yīng)的結(jié)果存放于一個存貯單元，就相當(dāng)于實現(xiàn)了與非門電路的功能。FPGA 的原理也是如此，它通過燒寫文件去配置查找表的內(nèi)容，從而在相同的電路情況下實現(xiàn)了不同的邏輯功能。

　　查找表（Look-Up-Table） 簡稱為LUT，LUT 本質(zhì)上就是一個RAM。目前FPGA 中多使用4 輸入的LUT，所以每一個LUT 可以看成一個有4 位地址線的 的RAM。 當(dāng)用戶通過原理圖或HDL 語言描述了一個邏輯電路以后，PLD/FPGA 開發(fā)軟件會自動計算邏輯電路的所有可能結(jié)果，并把真值表（ 即結(jié)果） 事先寫入RAM，這樣，每輸入一個信號進(jìn)行邏輯運(yùn)算就等于輸入一個地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。