FPGA中RS232電平和TTL電平到底有什么區(qū)別

　　TTL電平信號(hào)之所以被廣泛使用，原因是因?yàn)椋和ǔＮ覀儾捎枚M(jìn)制來(lái)表示數(shù)據(jù)。而且規(guī)定，+5V等價(jià)于邏輯“1”，0V等價(jià)于邏輯“0”。這樣的數(shù)據(jù)通信及電平規(guī)定方式，被稱做TTL（晶體管-晶體管邏輯電平）信號(hào)系統(tǒng)。這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。

　　rs232是個(gè)人計(jì)算機(jī)上的通訊接口之一，由電子工業(yè)協(xié)會(huì)（Electronic Industries AssociaTIon，EIA） 所制定的異步傳輸標(biāo)準(zhǔn)接口。通常 RS-232 接口以9個(gè)引腳 （DB-9） 或是25個(gè)引腳 （DB-25） 的型態(tài)出現(xiàn)，一般個(gè)人計(jì)算機(jī)上會(huì)有兩組 RS-232 接口，分別稱為 COM1 和 COM2。RS232的電平標(biāo)準(zhǔn)為+12V為邏輯負(fù)，-12為邏輯正，TTL電平為5V為邏輯正，0為邏輯負(fù)

　　這篇文章我們主要來(lái)對(duì)比一下這幾款常用的電平選擇哪一款更好。

　?。ㄒ唬?、TTL電平標(biāo)準(zhǔn)

　　輸出 L： 《0.8V ； H：》2.4V。

　　輸入 L： 《1.2V ； H：》2.0V

　　TTL器件輸出低電平要小于0.8V，高電平要大于2.4V。輸入，低于1.2V就認(rèn)為是0，高于2.0就認(rèn)為是1。于是TTL電平的輸入低電平的噪聲容限就只有（0.8-0）/2=0.4V，高電平的噪聲容限為（5-2.4）/2=1.3V。

　　（二）、CMOS電平標(biāo)準(zhǔn)

　　輸出 L： 《0.1*Vcc ； H：》0.9*Vcc。

　　輸入 L： 《0.3*Vcc ； H：》0.7*Vcc.

　　由于CMOS電源采用12V，則輸入低于3.6V為低電平，噪聲容限為1.8V，高于3.5V為高電平，噪聲容限高為1.8V。比TTL有更高的噪聲容限。

　?。ㄈ?、RS232標(biāo)準(zhǔn)

　　邏輯1的電平為-3～-15V，邏輯0的電平為+3～+15V，注意電平的定義反相了一次。

　　TTL與CMOS電平使用起來(lái)有什么區(qū)別

　　1.電平的上限和下限定義不一樣，CMOS具有更大的抗噪?yún)^(qū)域。 同是5伏供電的話，ttl一般是1.7V和3.5V的樣子，CMOS一般是2.2V，2.9V的樣子，不準(zhǔn)確，僅供參考。

　　2.電流驅(qū)動(dòng)能力不一樣，ttl一般提供25毫安的驅(qū)動(dòng)能力，而CMOS一般在10毫安左右。

　　3.需要的電流輸入大小也不一樣，一般ttl需要2.5毫安左右，CMOS幾乎不需要電流輸入。

　　4.很多器件都是兼容TTL和CMOS的，datasheet會(huì)有說(shuō)明。如果不考慮速度和性能，一般器件可以互換。但是需要注意有時(shí)候負(fù)載效應(yīng)可能引起電路工作不正常，因?yàn)橛行﹖tl電路需要下一級(jí)的輸入阻抗作為負(fù)載才能正常工作。