FPGA核心板的內(nèi)部類型資源詳細總結(jié)

　　1 查找表LUT

　　FPGA是基于查找表的設(shè)計電路，查 找表（Look-Up-Table）簡稱為LUT，LUT本質(zhì)上就是一個RAM。目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4 位地址線的 的RAM。 當用戶通過原理圖或HDL語言描述了一個邏輯電路以后，F(xiàn)PGA開發(fā)軟件會自動計算邏輯電路的所有可能結(jié)果，并把真值表（即結(jié)果）事先寫入 RAM，這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。

　　2 邏輯單元（logic cell）

　　Spartan-6 FPGA logic cell ratings reflect the increased logic capacity offered by the new 6-input LUT architecture.

　　一個邏輯單元（logic cell） 包含了一個查找表，一個觸發(fā)器和與附近單元的連接電路。查找表使用組合邏輯實現(xiàn)了一個6輸入的邏輯表達式（與，或，與非，加等）。

　　3 邏輯片（logic slice）

　　Each slice contains four LUTs and eight flip-flops.

　　每個片包含四個LUT和八個觸發(fā)器。slice是由LUT，F(xiàn)F和MUX組成的。

　　4 可配置邏輯模塊（configurable logic block CLB）

　　一個可配置邏輯模塊（configurable logic block CLB） 包含一個可配置開關(guān)矩陣，此矩陣有選型電路（多路復(fù)用器），觸發(fā)器和4或6輸入LUT組成。在Xilinx公司的FPGA器件中，CLB由多個（一般為4個或2個）相同的slice和附加邏輯構(gòu)成。每個CLB模塊不僅可以用于實現(xiàn)組合邏輯和時序邏輯，還可以配置為分布式RAM和分布式ROM。在xilinx 7系列中，每個CLB包含兩個slices，每個slices由4個（A，B，C，D）6輸入LUT和8個寄存器組成。