Gowin時鐘資源的用戶指南免費下載

　　本文檔介紹了時鐘資源部分的功能、定義及使用方法。

　　該手冊主要包括四個部分：

　　1. 時鐘資源章節(jié)，主要介紹了時鐘資源的整體布局、時鐘資源種類及相關(guān)時鐘資源原語介紹；

　　2. OSC 章節(jié)，介紹了內(nèi)部晶振作為用戶時鐘的頻率范圍、參數(shù)設(shè)置及原語例化等；

　　3. DLL 章節(jié)，介紹了DLL 和DLLDLY 的功能、定義等；

　　4. PLL 章節(jié)，介紹了PLL 的功能、定義等。

　　本章介紹了高云半導(dǎo)體FPGA 產(chǎn)品的時鐘資源，包括專用的時鐘輸入、緩沖區(qū)和布線資源。時鐘的基礎(chǔ)設(shè)施提供了一系列低電容、低偏移互連線，非常適合承載高頻信號，最大限度地減少時鐘偏差和提高性能，可應(yīng)用于所有的時鐘信號。

　　時鐘資源及布線對FPGA 高性能的應(yīng)用至關(guān)重要。高云半導(dǎo)體FPGA 產(chǎn)品提供了專用全局時鐘網(wǎng)絡(luò)（GCLK），直接連接到器件的所有資源。除了GCLK 資源，還提供了鎖相環(huán)（PLL）、延遲鎖相環(huán)（DLL）、高速時鐘HCLK和DDR 存儲器接口數(shù)據(jù)脈沖時鐘DQS 等時鐘資源。

　　GW1N/GW1NR 系列FPGA 產(chǎn)品

　　GCLK 在GW1N/GW1NR 系列產(chǎn)品中按象限分布，分成L、R 兩個象限，如圖3-1 所示：FPGA 被分成兩個象限，每個象限提供8 個GCLK 網(wǎng)絡(luò)，每個GCLK 可選時鐘源包括專用的時鐘輸入管腳和普通的布線資源單元（CRU），使用專用的時鐘輸入管腳可以取得更好的時鐘性能。