使用FPGA實現(xiàn)一位全加器的文本輸入實驗報告資料免費下載

　　一、實驗目的與要求

　　通過此實驗了解FPGA 開發(fā)軟件Quartus II 的使用方法及VHDL 的編程方法，學習用VHDL 語言來描述1 位全加器及電路的設計仿真和硬件測試。

　　二、實驗設備

　　SmartSOPC+多功能教學實驗開發(fā)平臺。

　　三、實驗內(nèi)容

　　本實驗的內(nèi)容是建立一個1 位全加器。具體內(nèi)容包括：

　　（1）使用quartus II 建立工程、編寫程序；

　?。?）進行波形仿真驗證；

　　（3）進行硬件測試；

　　通過SmartSOPC實驗箱上的按鍵KEY0-KEY2輸入信號，分別為ain 、bin 、cin 輸出sum 和count 通過led6 和led7 指示（燈亮表示輸出為“ 0”）。

?

　　四、實驗步驟

　?。?）啟動quartus II 建立一個空白工程，然后命名為adder1b.qpf 。

　?。?）新建VHDL源程序文件adder1b.vhd ，輸入程序代碼并保存。

　?。?）編譯前設置：

　　1 、選擇目標芯片EP3C55F484C8。

　　2 、選擇配置器件的工作方式。

　　3 、選擇配置器件EPCS1和編程方式。

　　4 、選擇目標器件閑置引腳狀態(tài)為輸入三態(tài)。

　　5 、鎖定引腳。

　　set_location_assignment PIN_E13 -to led［6］

　　set_location_assignment PIN_E11 -to led［7］

　　set_location_assignment PIN_AB11 -to key［0］

　　set_location_assignment PIN_AA11 -to key［1］

　　set_location_assignment PIN_T21 -to key［2］

　　6 、再次進行全程編譯。

　　（4）通過jtag 下載程序到實驗箱中，并將相應的短接帽插好，并將按鍵與相應FPGA輸出引腳連接好，觀察實驗現(xiàn)象。

　?。?）通過波形仿真，查看實驗結(jié)果。