電子發(fā)燒友網(wǎng)>電子資料下載>可編程邏輯>FPGA/ASIC>使用FPGA設(shè)計(jì)數(shù)字幅頻均衡功率放大器的論文免費(fèi)下載

使用FPGA設(shè)計(jì)數(shù)字幅頻均衡功率放大器的論文免費(fèi)下載

2474220 2019-10-15 | rar | 0.41 MB | 次下載 | 免費(fèi)

資料介紹

　　本系統(tǒng)采用FPGA作為數(shù)據(jù)處理和控制核心，將設(shè)計(jì)任務(wù)劃分為前置放大電路設(shè)計(jì)、功率放大電路設(shè)計(jì)、數(shù)字幅頻均衡電路設(shè)計(jì)、數(shù)字處理算法設(shè)計(jì)。并認(rèn)真設(shè)計(jì)硬軟件，同時(shí)精心設(shè)計(jì)了FIR處理，以實(shí)現(xiàn)對(duì)幅頻特性的均衡；采取OCL電路實(shí)現(xiàn)了低頻功率放大設(shè)計(jì)；為了實(shí)現(xiàn)對(duì)通頻帶的精確定位，選用Butterworth濾波器，精確確定系統(tǒng)的頻帶。本系統(tǒng)較好的完成了基本部分和發(fā)揮部分的要求。

　　仔細(xì)分析題目要求，以實(shí)現(xiàn)對(duì)設(shè)定的帶阻網(wǎng)絡(luò)帶來(lái)的幅頻特性變化進(jìn)行數(shù)字幅頻均衡，是本題的最大難點(diǎn)，也是設(shè)計(jì)的重點(diǎn)之一。同時(shí)供分立元件組成的功率放大器對(duì)8Ω負(fù)載提供的10W的功率輸出也是設(shè)計(jì)的重點(diǎn)。對(duì)此，我們考慮了以下幾種方案：

　?。?）核心芯片和算法的確定：

　　方案一：純單片機(jī)方式。由單片機(jī)來(lái)完成信號(hào)調(diào)理、采集和信號(hào)處理等底層的核心計(jì)算。

　　方案二：純 FPGA 方式。即完全來(lái)完成采集和信號(hào)處理等底層的核心計(jì)算。

　　方案二的最大優(yōu)點(diǎn)是 FPGA 來(lái)完成采集和信號(hào)處理等底層的核心計(jì)算，使得編程簡(jiǎn)化，仿真效果明顯，更容易實(shí)現(xiàn)題設(shè)要求。并同時(shí)精心設(shè)計(jì)了FIR 處理，以實(shí)現(xiàn)對(duì)幅頻特性的均衡。

　　（2）低頻功率放大設(shè)計(jì)：

　　方案一：采取 OCL 電路。

　　方案一：采取 OC 電路。

　　低頻功率放大器要求使用大功率 MOS 晶體管作為末級(jí)放大，而且要求提供10W的功率，這就要求在8Ohm 的電阻下能提供9V 左右的電壓，峰峰值應(yīng)在12 伏以上。這就要求有2~3 級(jí)的放大電路才能組成這個(gè)放大電路。又因?yàn)橥l帶控制在一個(gè)確定的值，故采用有源帶通濾波器以實(shí)現(xiàn)要求。為滿足偶和要求，CL 要遠(yuǎn)大于1/WR 的值，又1/wr=397.89uf，這樣C 的值會(huì)非常大，不好選擇，故最終采取OCL 電路。綜合考慮，我們選擇了方案一，并精心設(shè)計(jì)了實(shí)現(xiàn)電路，最終很好的完成了題目的要求。