FPGA入門系列實驗教程之使用FPGA實現(xiàn)數(shù)碼管動態(tài)顯示的資料免費下載

　　1.實驗任務(wù)

　　實現(xiàn)開發(fā)板上 8 個數(shù)碼管動態(tài)顯示 0~7。通過這個實驗，掌握采用 Verilog HDL語言編程實現(xiàn) 7 段數(shù)碼管顯示譯碼器以及數(shù)碼管動態(tài)掃描顯示的方法。

　　2. 實驗環(huán)境

　　硬件實驗環(huán)境為艾米電子工作室型號 EP2C8Q208C8 增強版開發(fā)套件。軟件實驗環(huán)境為 Quartus II 8.1 開發(fā)軟件。

　　3. 實驗原理

　　由于LED靜態(tài)顯示需要占用較多的I/O口，且功耗較大，因此在大多數(shù)場合通常不采用靜態(tài)顯示，而采用動態(tài)掃描的方法來控制LED數(shù)碼管的顯示。動態(tài)顯示的特點是將所有位數(shù)碼管的段選線并聯(lián)在一起，由位選線控制是哪一位數(shù)碼管有效。點亮數(shù)碼管采用動態(tài)掃描顯示。所謂動態(tài)掃描顯示即輪流向各位數(shù)碼管送出字形碼和相應(yīng)的位選，只要掃描顯示速度夠快，利用發(fā)光管的余輝和人眼視覺暫留作用，使人的感覺好像各位數(shù)碼管同時都在顯示。動態(tài)顯示的亮度比靜態(tài)顯示要差一些，所以在選擇限流電阻時應(yīng)略小于靜態(tài)顯示電路中的。動態(tài)掃描顯示時刷新頻率最好大于50HZ，即沒顯示一輪的時間不超過20ms，每個數(shù)碼管顯示時間不能太長也不能太短，時間太長會影響刷新率，導(dǎo)致總體顯示呈現(xiàn)閃爍的現(xiàn)象，時間太短發(fā)光二極管的電流導(dǎo)通時間也就短，會影響總體的顯示亮度。一般控制在1ms左右最佳。