如何使用FPGA進(jìn)行高速數(shù)據(jù)采集與控制系統(tǒng)設(shè)計的資料概述

　　為提高處理能力，設(shè)計了2 ×2并行流水結(jié)構(gòu)的FPGA矩陣并作為處理核心用于高速數(shù)據(jù)采集與控制。在分析了多片F(xiàn)PGA的同步驅(qū)動原理以及協(xié)作模型的基礎(chǔ)上，綜合利用雙時鐘沿觸發(fā)傳輸、資源重復(fù)與時間重疊技術(shù)提出了FPGA之間以及FPGA與外圍A /D和D /A芯片的數(shù)據(jù)傳輸方案。最后揭示了光纖通信驅(qū)動的數(shù)據(jù)采集與控制過程及總線沖突解決策略。所設(shè)計的系統(tǒng)具有成本低、靈活性強(qiáng)的特點(diǎn)，實(shí)驗(yàn)表明該系統(tǒng)能夠滿足可靠性和實(shí)時性要求。

　　FPGA （現(xiàn)場可編程門陣列）以其低成本、高吞吐率、可預(yù)測延遲性能以及高度可編程接口能力一直受到數(shù)字電路系統(tǒng)設(shè)計者們的青睞。隨著IC （集成電路）技術(shù)的迅速發(fā)展， FPGA的集成度和性能不斷提升。由此帶來的一個結(jié)果是FPGA僅僅用作膠合邏輯成為歷史，現(xiàn)在FPGA已經(jīng)被用來實(shí)現(xiàn)主要系統(tǒng)功能 。然而，在某些復(fù)雜測控系統(tǒng)中，由于芯片資源的限制，單片F(xiàn)PGA往往不足以勝任全部系統(tǒng)功能。即使可以勝任，在開發(fā)一塊高密度FPGA時，很可能面臨模塊分割、綜合布線、系統(tǒng)維護(hù)等方面的困難，從而導(dǎo)致開發(fā)效率下降。使用多片F(xiàn)PGA根據(jù)一定耦合關(guān)系構(gòu)建一個大規(guī)模處理器是解決這個問題的有效方法。該方法使得以相對便宜的價格獲得所需的芯片資源及系統(tǒng)整體性能成為可能。相對于單片F(xiàn)PGA系統(tǒng)方案而言，它還具有系統(tǒng)層次結(jié)構(gòu)清晰的特點(diǎn)，便于團(tuán)隊并行開發(fā)提高效率。