基于FPGA的嵌入式多核物聯(lián)網(wǎng)數(shù)據(jù)中心控制器設(shè)計(jì)

摘要：物聯(lián)網(wǎng)的出現(xiàn)帶來了科技的飛躍，也伴隨著信息處理智能化的挑戰(zhàn)。因此面對(duì)采集的批量數(shù)據(jù)，高效處理數(shù)據(jù)成為一項(xiàng)意義重大的課題。本項(xiàng)目基于FPGA，為無線傳感網(wǎng)絡(luò)設(shè)計(jì)多核嵌入式處理器，提出最新的多核處理器調(diào)度方案。進(jìn)行大規(guī)模并發(fā)數(shù)據(jù)處理并且優(yōu)化調(diào)度算法，合理分配各個(gè)處理器的負(fù)載量。對(duì)于全局處理器的合理布局和總線的設(shè)計(jì)，提出合理方案。對(duì)于物聯(lián)網(wǎng)，我們采用合適的網(wǎng)絡(luò)拓?fù)浜蛿?shù)據(jù)傳輸方式，最優(yōu)化傳輸路徑，減少網(wǎng)絡(luò)開銷。此外我們采用數(shù)據(jù)融合與智能技術(shù)，對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，加以控制地進(jìn)行數(shù)據(jù)的遠(yuǎn)程傳輸，采用高性能多核處理器，進(jìn)行批量數(shù)據(jù)的分析和網(wǎng)絡(luò)狀況的終端顯示。
　　摘要（英文）：
　　The Internet of things brought a breakthrough in science and the challenge of processing information intelligently. Therefore， processing data efficiently becomes a significant subject when we face a large amount of collected data. This project is based on the technology of FPGA， aiming to design a multi-core CPU for wireless sensor networks and provide a new multi-core processor scheduling scheme to deal with large-scale concurrent data. Besides， we optimize the scheduling algorithm to assign a reasonable load for each processor. For the rational distribution of the global processers and the design of bus， we provide a reasonable solution. For the Internet of things， we create appropriate network topology and data transmission method， finding optimal transmission path to reduce network expenses. In addition， we use data fusion and intelligent techniques to preprocess data， in this way， we control the remote transmission of data， and we adopt high-performance multi-core processors to analyze data block and display the state of net on display terminal.
　　關(guān)鍵詞：物聯(lián)網(wǎng) 數(shù)據(jù)中心 多核控制器 多核 FPGA
　　關(guān)鍵詞（英文）：Internet of Things; Data Center; Multi-core Controller; FPGA
　　應(yīng)用領(lǐng)域：網(wǎng)絡(luò)與通信
　　二、系統(tǒng)原理和技術(shù)特點(diǎn)
　　（1）基于FPGA設(shè)計(jì)多核嵌入式處理器。處理器的性能決定數(shù)據(jù)處理的效率，基于FPGA設(shè)計(jì)多核嵌入式處理器，可以大大提高數(shù)據(jù)處理能力。此項(xiàng)目中需要注重處理器的選型，數(shù)量，拓?fù)浣Y(jié)構(gòu)等方面，用XUP Virtex-II Pro 和P V5-LX110T 這兩種開發(fā)板，建2個(gè)硬核，6個(gè)軟核，將硬核做為任務(wù)調(diào)度的中樞，以軟核做為執(zhí)行單元，來實(shí)現(xiàn)要求。
　?。?）解決物聯(lián)網(wǎng)數(shù)據(jù)中心處理。物聯(lián)網(wǎng)數(shù)據(jù)中心處理是問題的關(guān)鍵，此項(xiàng)目中用傳感器與互聯(lián)網(wǎng)連接，進(jìn)行信息交換和通信，以實(shí)現(xiàn)對(duì)物體的智能化監(jiān)控和管理。設(shè)計(jì)多核處理器集中處理采集到的數(shù)據(jù)，并實(shí)現(xiàn)在顯示屏上顯示數(shù)據(jù)的功能。
　　（3）設(shè)計(jì)高效的多核處理器的調(diào)度方案。多核處理器的協(xié)調(diào)工作，需要一個(gè)調(diào)度方案，優(yōu)秀的調(diào)度方案可以提高處理器的效率和資源利用率。此項(xiàng)目中，注重調(diào)度算法的優(yōu)化，會(huì)基于FIFO，輪轉(zhuǎn)法調(diào)度，以及實(shí)際情況下優(yōu)先級(jí)的變化來綜合考慮，以實(shí)現(xiàn)盡可能好的調(diào)度。
　?。?）采用數(shù)據(jù)融合與智能技術(shù)進(jìn)行處理采集到的數(shù)據(jù)。由于物聯(lián)網(wǎng)應(yīng)用是由大量傳感器節(jié)點(diǎn)構(gòu)成的，在信息感知的過程中，采用各個(gè)節(jié)點(diǎn)單獨(dú)傳輸數(shù)據(jù)到匯聚節(jié)點(diǎn)的方法是不可行的，在自組網(wǎng)的情況下，使用合適的網(wǎng)絡(luò)拓?fù)洌捎脭?shù)據(jù)融合與智能技術(shù)進(jìn)行處理采集到的數(shù)據(jù)。以保證數(shù)據(jù)的采集效率和及時(shí)性。
　　三、核心技術(shù)
　?。?）多核平臺(tái)的建立，及多核調(diào)度算法的設(shè)計(jì)與優(yōu)化。
　?。?）將數(shù)據(jù)處理控制過程進(jìn)行分配，用多核分步進(jìn)行調(diào)度，及每一輪過程中給各處理機(jī)分配合適的負(fù)載量。
　?。?）物聯(lián)網(wǎng)中的大批量數(shù)據(jù)的高速融合與智能技術(shù)處理技術(shù)。
　　（4）合適的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)和孤兒節(jié)點(diǎn)處理方法，新節(jié)點(diǎn)加入后網(wǎng)絡(luò)拓?fù)涞母淖兒蛿?shù)據(jù)傳遞方式。
　?。?）基于多核技術(shù)的物聯(lián)網(wǎng)中數(shù)據(jù)的高速搜索算法研究與實(shí)現(xiàn)。
　　四、系統(tǒng)框圖
　　1.系統(tǒng)整體功能圖
　　
　　1.CPU功能圖