FPGA在Intel XScale PXA270微處理器系統(tǒng)上的應(yīng)用

摘要 以ACEX1K50為例，介紹FPGA在Intel XScale PXA270微處理器系統(tǒng)上的應(yīng)用。通過(guò)內(nèi)存映射機(jī)制實(shí)現(xiàn)ACEX1K50在Linux下的設(shè)備驅(qū)動(dòng)；通過(guò)用戶(hù)應(yīng)用程序?qū)崿F(xiàn)對(duì)ACEX1K50設(shè)備的操作，為FPGA在嵌入式領(lǐng)域的應(yīng)用提供一種方法。
　　關(guān)鍵詞 XScale PXA270 FPGA Linux 驅(qū)動(dòng)
　　引言
　　Intel公司推出的XScale采用ARM V5TE結(jié)構(gòu)，是Strong ARM的升級(jí)換代產(chǎn)品。XScale PXA270處理器最高主頻可達(dá)624 MHz，加入了Wireless MMX、Intel SpeedStep等新技術(shù)，以其高性能、低功耗、多功能等特點(diǎn)在信息家電、工業(yè)控制等領(lǐng)域得到了廣泛的應(yīng)用。在嵌入式控制中，“微處理器+FPGA”是一種常用的解決方案。FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）有編程方便、集成度高、速度快等特點(diǎn)，電子設(shè)計(jì)人員可以通過(guò)硬件編程的方法來(lái)實(shí)現(xiàn)FPGA芯片各種功能的開(kāi)發(fā)。在我們的一個(gè)數(shù)控平臺(tái)的研究項(xiàng)目中，采用XScale PXA270作為主CPU，并對(duì)其進(jìn)行FPGA擴(kuò)展，使其具有插補(bǔ)、電機(jī)驅(qū)動(dòng)、信號(hào)處理、I/O口擴(kuò)展的功能。Linux以其內(nèi)核精練、高效，源代碼開(kāi)放且免費(fèi)等優(yōu)勢(shì)，在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。下面以Intel XScale PXA270上的Altera FLEX/ACEX的應(yīng)用為例，詳細(xì)介紹Linux下FPGA設(shè)備驅(qū)動(dòng)的實(shí)現(xiàn)。
　　1 Altera FLEX/ACEX芯片結(jié)構(gòu)
　　Altera FLEX/ACEX芯片是基于查找表LUT（LookUpTable）原理而實(shí)現(xiàn)的。LUT本質(zhì)上就是一個(gè)RAM。目前FPGA中多使用4輸入的 LUT，所以每個(gè)LUT可以看成一個(gè)有4位地址線(xiàn)的16×1的RAM。當(dāng)用戶(hù)通過(guò)原理圖或HDL語(yǔ)言描述一個(gè)邏輯電路以后，F(xiàn)PGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫(xiě)入RAM。這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會(huì)丟失，一定要外加1片專(zhuān)用配置芯片（本實(shí)驗(yàn)電路使用Altera EPC2LC20）。在上電時(shí)，由這個(gè)專(zhuān)用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA即可正常工作。由于配置時(shí)間很短，因此不會(huì)影響系統(tǒng)正常工作。在使用ACEX1K50之前，應(yīng)對(duì)其進(jìn)行設(shè)計(jì)編程，實(shí)現(xiàn)相應(yīng)寄存器及I/O口的功能。有關(guān)FPGA的詳細(xì)內(nèi)容請(qǐng)參閱相關(guān)資料。
　　2 Intel XScale PXA270處理器的系統(tǒng)存儲(chǔ)器接口
　　PXA270處理器的可編程靜態(tài)存儲(chǔ)體系結(jié)構(gòu)如圖1所示。
　　
　　圖1 PXA270靜態(tài)存儲(chǔ)體系結(jié)構(gòu)
　　在系統(tǒng)上， ACEX1K50位于nCS《2》上，物理地址0x8000000～0x8001000共4K的靜態(tài)地址空間。圖2表示了Intel XScale PXA270與ACEX1K50的硬件連接關(guān)系。