FPGA性能超越DSP數(shù)十倍

多年以來(lái)，在ASSP、ASIC、DSP、FPGA等芯片的選擇問(wèn)題上，高端通信系統(tǒng)設(shè)計(jì)師總面臨諸多棘手而復(fù)雜的難題。
　　雖然這些芯片技術(shù)在價(jià)格與性能方面各有優(yōu)劣，但是FPGA供應(yīng)商一直宣稱：與復(fù)雜且昂貴的ASIC相比，它們提供的產(chǎn)品在多個(gè)方面都更勝一籌，例如具有更快的產(chǎn)品上市速度，以及更多的設(shè)計(jì)靈活性。然而截至目前，在與DSP的競(jìng)爭(zhēng)中，人們卻普遍認(rèn)為，F(xiàn)PGA在性價(jià)比方面的表現(xiàn)遠(yuǎn)不如DSP。
　　不過(guò)，技術(shù)咨詢公司Berkeley Design Technology（BDTI）一項(xiàng)最新但是具有爭(zhēng)議性的基準(zhǔn)測(cè)試研究結(jié)果顯示，在多個(gè)意義重大的DSP應(yīng)用中，F(xiàn)PGA的性價(jià)比優(yōu)勢(shì)可能超越了獨(dú)立DSP。
　　“特別地，在諸如高端通信基礎(chǔ)設(shè)施等包含大量并行運(yùn)算、且對(duì)性能要求極高的應(yīng)用中，F(xiàn)PGA較獨(dú)立DSP更合適?！盉DTI創(chuàng)始人兼總裁Jeff Bier表示，“FPGA將在DSP應(yīng)用中扮演越來(lái)越重要的角色。”
　　這份報(bào)告既詳細(xì)又措辭微妙，它指出，F(xiàn)PGA不會(huì)在一夜之間徹底顛覆現(xiàn)有格局。Bier極力強(qiáng)調(diào)，對(duì)許多高端電信應(yīng)用及其它應(yīng)用來(lái)說(shuō)，F(xiàn)PGA仍將與系統(tǒng)內(nèi)已有的器件共存，這些器件包括ASSP、ASIC、DSP、通用處理器等。但根據(jù)BDTI的研究，仍有跡象表明，傳統(tǒng)上與高成本聯(lián)系在一起的FPGA，實(shí)際上在某些設(shè)計(jì)應(yīng)用中比DSP方案還便宜。
　　這項(xiàng)名為“FPGA與DSP”的研究，包括以BDTI專有的正交頻分復(fù)用（OFDM）基準(zhǔn)技術(shù)為基礎(chǔ)，在以電信應(yīng)用為導(dǎo)向的高端任務(wù)中，選擇DSP和FPGA，對(duì)其相關(guān)性能與效率進(jìn)行測(cè)試。該OFDM基準(zhǔn)被用來(lái)描述在數(shù)字用戶線（DSL）系統(tǒng)、有線調(diào)制解調(diào)器和無(wú)線產(chǎn)品中出現(xiàn)的信號(hào)處理類型。
　　“當(dāng)你處在類似多信道OFDM接收機(jī)這樣一個(gè)對(duì)性能要求苛刻的環(huán)境中時(shí)，換成FPGA能得到很好的結(jié)果?！盉ier表示。
　　在各種具有“經(jīng)濟(jì)效益”的中端器件間進(jìn)行測(cè)試（或競(jìng)賽），結(jié)果顯示FPGA的性能明顯超出DSP——至少是基于這項(xiàng)基準(zhǔn)的情況下。另外，BDTI的報(bào)告還顯示，賽靈思公司的中端Virtex-4 SX25系列FPGA，性能也超過(guò)了Altera的Stratix II 2S15系列FPGA，以及TI的TMS320C6410 DSP和飛思卡爾的MSC8144 DSP。
　　基準(zhǔn)測(cè)試結(jié)果對(duì)具體芯片能支持的信道數(shù)以及相應(yīng)的每信道成本進(jìn)行了比較。
　　BDTI基準(zhǔn)測(cè)試中，F(xiàn)PGA性能勝出競(jìng)爭(zhēng)對(duì)手DSP。
　　Bier指出，高性能DSP的售價(jià)一般在30-200美元之間，在基準(zhǔn)測(cè)試中的DSP能處理大約4條信道。對(duì)應(yīng)于最高價(jià)格200美元，它相當(dāng)于50美元/信道。而研究中采用的成本高達(dá)200美元的高端FPGA，能實(shí)現(xiàn)20-40條基準(zhǔn)接收器信道（一些固定的乘法器被內(nèi)置于FPGA架構(gòu)內(nèi)，而且一些附加的乘法器還可以被設(shè)計(jì)進(jìn)FPGA邏輯結(jié)構(gòu)）。這相當(dāng)于FPGA的每信道成本可低至6美元，Bier強(qiáng)調(diào)。
　　設(shè)計(jì)師因而能以較低的時(shí)鐘頻率（在FPGA上約為250MHz）實(shí)現(xiàn)更多的乘法器。“從而使FPGA的每秒鐘吞吐量比DSP高一個(gè)數(shù)量級(jí)?！彼硎尽?br /> 　　測(cè)試結(jié)果指出，賽靈思器件的相對(duì)等級(jí)為34，Altera為17，而TI則為1。飛思卡爾的器件也參與了評(píng)估，但是沒(méi)有給出相對(duì)等級(jí)。
　　結(jié)果出人意料？
　　換句話說(shuō)，按BDTI的基準(zhǔn)，賽靈思FPGA的成本效益是TI DSP的34倍，這樣的結(jié)果使眾多分析人士大跌眼鏡。“太令人震驚了！”分析師Satya Chillara表示，“站在頻率角度上，我之前從不認(rèn)為FPGA會(huì)超越DSP?！盋hillara是美國(guó)投資銀行Pacific Growth Equities公司的分析師，負(fù)責(zé)跟蹤研究Altera、TI、賽靈思和其它芯片廠商。
　　飛思卡爾和Altera拒絕對(duì)該報(bào)告發(fā)表任何評(píng)論，F(xiàn)PGA巨頭賽靈思則歡呼勝利?！爱?dāng)對(duì)不同F(xiàn)PGA公司的競(jìng)爭(zhēng)平臺(tái)進(jìn)行對(duì)比時(shí)，性能測(cè)試結(jié)果能夠說(shuō)明一切?！辟愳`思處理方案部的副總裁兼總經(jīng)理Omid Tahernia表示。
　　Tahernia也指出，在高端系統(tǒng)中，F(xiàn)PGA和DSP仍存在一定程度的互補(bǔ)性。“真正的競(jìng)爭(zhēng)仍在FPGA和ASIC之間?！彼a(bǔ)充道。
　　“我們正在從ASIC市場(chǎng)奪取份額嗎？是的，沒(méi)錯(cuò)?！盩ahernia說(shuō)。
　　TI的DSP產(chǎn)品全球營(yíng)銷經(jīng)理Leon Adams同意賽靈思的判斷，但是他表示，考慮到BDTI基準(zhǔn)測(cè)試研究范圍的局限性，因此他對(duì)測(cè)試結(jié)果并不感到吃驚?！癘FDM本質(zhì)上是高度并行的，”Adams指出，“所以，同樣在本質(zhì)上高度并行的FPGA在基準(zhǔn)測(cè)試中拔得頭籌并不足為奇?！?br /> 　　“在高端通信設(shè)備中，你仍將看到人們采用DSP，并輔以ASIC和FPGA;”他指出，“而在市場(chǎng)終端，你將看到許多專用DSP，而FPGA則要少得多?！?br /> 　　理性看待問(wèn)題的另一面
　　但顯然，不同技術(shù)之間仍存在各種折衷，這也使得一些人相信，在可預(yù)見的未來(lái)，設(shè)計(jì)人員將繼續(xù)面對(duì)芯片選型所帶來(lái)的挑戰(zhàn)。例如，固定功能的ASIC和ASSP，一般能得到高于FPGA的吞吐量和性價(jià)比，但這些優(yōu)勢(shì)卻是以其它方面的重大損失為代價(jià)的。”BDTI報(bào)告指出。
　　FPGA的關(guān)鍵優(yōu)勢(shì)，就在于其靈活性，以及開發(fā)者能夠根據(jù)特定應(yīng)用對(duì)其進(jìn)行配置?！霸谀軓牟⑿刑幚慝@益的應(yīng)用中，高性能FPGA每個(gè)時(shí)鐘周期能完成更多工作?！盉DTI報(bào)告顯示。
　　但是，盡管FPGA具備靈活優(yōu)勢(shì)，許多DSP工程師卻并不熟悉面向DSP的FPGA，他們傾向于選擇更傳統(tǒng)的技術(shù)方案?！痹搱?bào)告指出?；蛟S，一個(gè)更大的難題，是在器件性能和應(yīng)用開發(fā)之間做權(quán)衡。
　　“FPGA更難以使用，因?yàn)樗幸惶撞煌脑O(shè)計(jì)和技巧?！盉ier解釋道，“在FPGA上創(chuàng)建一個(gè)優(yōu)化應(yīng)用是個(gè)費(fèi)時(shí)的過(guò)程?！?br /> 　　為了提升FPGA的吸引力以及易用性，F(xiàn)PGA廠商最近將精力投入在開發(fā)幾項(xiàng)關(guān)鍵技術(shù)上，即：高層工具、模塊庫(kù)和以處理器為中心的設(shè)計(jì)。的確，尤其是FPGA工具正在取得長(zhǎng)足進(jìn)展。“這意味著，在今后幾年，當(dāng)前橫亙?cè)贔PGA和DSP之間（且明顯有利于DSP）的易用性差異將逐漸縮小?！痹搱?bào)告最后總結(jié)道。
?