DW1000超寬帶低功耗收發(fā)芯片的數(shù)據(jù)手冊(cè)免費(fèi)下載

　　DW1000是一款完全集成的單芯片超寬帶（UWB）低功耗低成本收發(fā)芯片，符合IEEE802.15.4-2011標(biāo)準(zhǔn)。它可以用于雙向測(cè)距或時(shí)差定位系統(tǒng)，以定位資產(chǎn)的精度達(dá)到10厘米。它還支持?jǐn)?shù)據(jù)傳輸速率高達(dá)6.8mbps

　　DW1000是一款完全集成的低功耗單片CMOS射頻收發(fā)芯片，符合IEEE802.15.4-2011〔1〕UWB標(biāo)準(zhǔn)。

　　DW1000由一個(gè)模擬前端（包含接收器和發(fā)射器）和一個(gè)數(shù)字后端（與片外主機(jī)處理器接口）組成。TX/RX開(kāi)關(guān)用于將接收器或發(fā)射器連接到天線端口。溫度和電壓監(jiān)視器在芯片上提供

　　接收機(jī)由射頻前端組成，射頻前端在低噪聲放大器中放大接收信號(hào)，然后將其直接下變頻至基帶。接收機(jī)針對(duì)寬帶、線性和噪聲系數(shù)進(jìn)行了優(yōu)化。這使得支持的IEEE802.15.4-2011〔1〕UWB信道中的每一個(gè)都能以最小的附加噪聲和失真進(jìn)行下變頻?；鶐盘?hào)被解調(diào)，所得到的接收數(shù)據(jù)通過(guò)SPI提供給主機(jī)控制器。

　　發(fā)送脈沖序列是通過(guò)將數(shù)字編碼的發(fā)送數(shù)據(jù)應(yīng)用于模擬脈沖發(fā)生器而生成的。脈沖序列通過(guò)雙平衡混頻器上轉(zhuǎn)換為由合成器產(chǎn)生的載波，并集中在允許的IEEE802.15.4-2011〔1〕UWB信道之一上。調(diào)制的射頻波形在從外部天線發(fā)射之前被放大。

　　該集成電路具有片上一次性可編程（OTP）存儲(chǔ)器。該存儲(chǔ)器可用于存儲(chǔ)校準(zhǔn)數(shù)據(jù)，如發(fā)射功率電平、晶體初始頻率誤差調(diào)整和量程精度調(diào)整。這些調(diào)整值可以在需要時(shí)自動(dòng)檢索。詳見(jiàn)5.14節(jié)。

　　當(dāng)片上電壓調(diào)節(jié)器被禁用時(shí)，Always On（AON）存儲(chǔ)器可用于在最低功率操作狀態(tài)下保留DW1000配置數(shù)據(jù)。此數(shù)據(jù)將自動(dòng)上載和下載。使用DW1000 AON內(nèi)存是可配置的。

　　DW1000時(shí)鐘方案基于3個(gè)主要電路：晶體振蕩器、時(shí)鐘PLL和RF PLL。片上振蕩器設(shè)計(jì)為使用外部晶體以38.4mhz的頻率工作。如果用戶系統(tǒng)中的其他地方有適當(dāng)穩(wěn)定的時(shí)鐘，則可以應(yīng)用外部38.4mhz時(shí)鐘信號(hào)來(lái)代替晶體。這個(gè)38.4mhz的時(shí)鐘用作兩個(gè)片上pll的基準(zhǔn)時(shí)鐘輸入。時(shí)鐘PLL（表示為CLKPLL）生成數(shù)字后端所需的用于信號(hào)處理的時(shí)鐘。RF PLL生成用于接收鏈的下變頻本地振蕩器（LO）和用于發(fā)射鏈的上變頻LO。提供了一個(gè)內(nèi)部13 kHz振蕩器，用于睡眠狀態(tài)。

　　主機(jī)接口包括用于設(shè)備通信和配置的僅從機(jī)SPI。實(shí)現(xiàn)了CRC生成、CRC校驗(yàn)和接收幀濾波等MAC特性。