MCS51單片機(jī)的時(shí)序分析與復(fù)位的詳細(xì)資料說明

　　時(shí)鐘脈沖是微型計(jì)算機(jī)系統(tǒng)的基本信號(hào)，在1-2節(jié)里，我們曾經(jīng)簡單地介紹了8x51的時(shí)鐘脈沖。不管是采用內(nèi)部的振蕩電路，或由外部的時(shí)鐘脈沖產(chǎn)生電路提供的時(shí)鐘脈沖，這個(gè)時(shí)鐘脈沖將成為整個(gè)系統(tǒng)運(yùn)行的根據(jù)。89C51的額定時(shí)鐘脈沖為0到 24MHz，表示只要不超過24MHz即可。而89S51的額定時(shí)鐘脈沖為0到33MHz，表示只要不超過33MHz就不會(huì)有問題。當(dāng)我們在設(shè)計(jì)電路時(shí)，是不是要使用其最高的頻率呢？當(dāng)然不是這樣。若時(shí)鐘脈沖的頻率太高，可能會(huì)導(dǎo)致程序復(fù)雜、使用的 CPU資源增大，“延遲函數(shù)”就是最明顯的例子。

　　通常我們會(huì)挑選一個(gè)常用、容易買到（且便宜）的石英振蕩晶體，而且程序不必刻意修改就能兼容，這里挑選最常用的 12MHz時(shí)鐘脈沖。

　　如圖1-21所示為12MHz時(shí)鐘脈沖的時(shí)序圖，一個(gè)機(jī)器周期由6個(gè)狀態(tài)周期（S1到S6）所構(gòu)成，每個(gè)狀態(tài)周期包括兩個(gè)時(shí)鐘脈沖（即P1、P2）。對(duì)于12MHz的時(shí)鐘脈沖而言，一個(gè)脈沖的周期為1/12μs，一個(gè)機(jī)器周期包含12個(gè)時(shí)鐘脈沖，也就是1μs。

　　在8x51的111條指令里，除了執(zhí)行乘法與除法指令需要4個(gè)機(jī)器周期外，其余指令都能在1個(gè)或2個(gè)機(jī)器周期執(zhí)行完畢。盡管如此，有些指令的長度為1B，有些為2B，還有少數(shù)指令為3B。對(duì)于不同的指令，CPU如何讀取與執(zhí)行呢？在此將結(jié)合圖1-21簡要說明。首先是地址鎖存使能引腳ALE，每個(gè)機(jī)器周期送出兩個(gè)脈沖（分別是在S1及S4時(shí)），以鎖存P0輸出的地址（A0～ A7），CPU將進(jìn)行讀取存儲(chǔ)器的動(dòng)作。對(duì)于不同的指令類型，其動(dòng)作分別說明如下。

　　1個(gè)機(jī)器周期、1B的指令，如CLR C指令，在S1時(shí)讀取指令，在S6時(shí)執(zhí)行完畢；而在S4時(shí)讀取下條指令，但并不使用它，直到下個(gè)機(jī)器周期的S1時(shí)再重新讀取下條指令。

　　1個(gè)機(jī)器周期、2B的指令，如INC direct指令，在S1時(shí)讀取指令，在S4時(shí)讀取第二個(gè)byte，在S6時(shí)執(zhí)行完畢。在下個(gè)機(jī)器周期的S1時(shí)讀取下條指令，以此類推。

　　2個(gè)機(jī)器周期、1B的指令，如RET指令，在S1時(shí)讀取指令，而在S4及下個(gè)機(jī)器周期的S1、S4時(shí)分別讀取下條指令，由于指令尚未執(zhí)行完畢，所以這三個(gè)階段的指令讀取都會(huì)被放棄。直到第二個(gè)機(jī)器周期的S6，指令執(zhí)行完畢后，CPU才會(huì)在第三個(gè)機(jī)器周期的S1重新讀取下條指令，才是有效的讀取。

　　另外一種2個(gè)機(jī)器周期、1B的指令為存取外部存儲(chǔ)器數(shù)據(jù)的指令，即MOVX指令。同樣在第一個(gè)機(jī)器周期的S1時(shí)讀取指令，而在S4時(shí)讀取下條指令，當(dāng)然也會(huì)被放棄。在S5時(shí)P0送出的A0到A7地址將被放入鎖存器，而S6到下個(gè)機(jī)器周期的S3之間，由 P0進(jìn)行外部存儲(chǔ)器的數(shù)據(jù)存取。由于進(jìn)行外部存儲(chǔ)器的存取，第二個(gè)機(jī)器周期的S1與S4并不進(jìn)行讀取指令的動(dòng)作，直到第三個(gè)機(jī)器周期的S1時(shí)，才會(huì)重新讀取下條指令。