如何使用FPGA和DSP進(jìn)行精度數(shù)字頻率計(jì)的設(shè)計(jì)

　　本設(shè)計(jì)根據(jù)等精度的多周期同步測(cè)頻原理，采用Altera 公司的FLEX10K10 系列FPGA 和TI 的TMS320VC5402進(jìn)行硬件電路的設(shè)計(jì)。各項(xiàng)實(shí)測(cè)表明，多周期同步測(cè)頻法是正確、合理和可靠的。

　　頻率檢測(cè)是電子測(cè)量領(lǐng)域的最基本也是最重要的測(cè)量之一，頻率信號(hào)抗干擾強(qiáng)，易于傳輸，可以獲得較高的測(cè)量精度， 所以測(cè)頻率方法的研究越來越受到重視。本設(shè)計(jì)是以FPGA 為核心的等精度率數(shù)字頻率計(jì)，采用TI 公司的TMS320VC5402 DSP 芯片和Altera 公司的FLEX10K10 系列FPGA，采用多周期同步測(cè)頻原理，實(shí)現(xiàn)了高精度的恒誤差頻率測(cè)量，在使用過程中無(wú)需量程切換。經(jīng)驗(yàn)證，產(chǎn)品性能穩(wěn)定可靠，達(dá)到了較高的測(cè)量精度和測(cè)量速度。

　　本系統(tǒng)可以完成頻率、周期和占空比的測(cè)量，設(shè)計(jì)的總體電路如圖2 所示，由DSP 主控電路、FPGA 計(jì)數(shù)電路、小信號(hào)放大整形電路、串口通信電路、數(shù)碼顯示電路和功能鍵選擇組成。其工作過程是：根據(jù)功能鍵的判鍵結(jié)果（測(cè)頻率、測(cè)周期還是測(cè)占空比），DSP 發(fā)出啟動(dòng)等控制信號(hào)和1S 的閘門，F(xiàn)PGA 完成對(duì)閘門的同步和在閘門時(shí)間內(nèi)分別對(duì)標(biāo)準(zhǔn)信號(hào)和被測(cè)信號(hào)進(jìn)行計(jì)數(shù)，然后將兩組計(jì)數(shù)值（各32 位）分8 次送給DSP，DSP 完成數(shù)值轉(zhuǎn)換和相應(yīng)的浮點(diǎn)運(yùn)算，最后將運(yùn)算結(jié)果送8 位數(shù)碼管動(dòng)態(tài)顯示。通過串口通信和上位機(jī)程序，測(cè)量過程也可以在PC 機(jī)控制下完成，并將測(cè)量結(jié)果送到PC 中記錄，完成采集功能。

　　FPGA 程序設(shè)計(jì)

　　FPGA 程序框圖如圖 所示，由同步門D 觸發(fā)器、標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)器、被測(cè)信號(hào)計(jì)數(shù)器和64-8多路選擇器構(gòu)成。其中預(yù)置門控信號(hào)CL、清零信號(hào)CLR、數(shù)據(jù)輸出選擇SEL［2..0］由DSP 發(fā)出，F(xiàn)PGA 通過START 的下降沿通知DSP 計(jì)數(shù)結(jié)束，可以分8 次取數(shù)。