資料介紹
在電路設(shè)計(jì)中,一般我們很關(guān)心信號(hào)的質(zhì)量問(wèn)題,但有時(shí)我們往往局限在信號(hào)線上進(jìn)行研究,而把電源和地當(dāng)成理想的情況來(lái)處理,雖然這 樣做能使問(wèn)題簡(jiǎn)化,但在高速設(shè)計(jì)中,這種簡(jiǎn)化已經(jīng)是行不通的了。盡管電路設(shè)計(jì)比較直接的結(jié)果是從信號(hào)完整性上表現(xiàn)出來(lái)的,但我們絕不能因此忽略了電源完整 性設(shè)計(jì)。因?yàn)殡娫赐暾灾苯佑绊懽罱KPCB板的信號(hào)完整性。電源完整性和信號(hào)完整性二者是密切關(guān)聯(lián)的,而且很多情況下,影響信號(hào)畸變的主要原因是電源系 統(tǒng)。例如,地反彈噪聲太大、去耦電容的設(shè)計(jì)不合適、回路影響很嚴(yán)重、多電源/地平面的分割不好、地層設(shè)計(jì)不合理、電流不均勻等等。
1) 去耦電容
我們都知道在電源和地之間加一些電容可以降低系統(tǒng)的噪聲,但是到底在電路板上加多少電容?每個(gè)電容的容值多大合適?每個(gè)電容放在什么位置更好?類似這些 問(wèn)題我們一般都沒有去認(rèn)真考慮過(guò),只是憑設(shè)計(jì)者的經(jīng)驗(yàn)來(lái)進(jìn)行,有時(shí)甚至認(rèn)為電容越少越好。在高速設(shè)計(jì)中,我們必須考慮電容的寄生參數(shù),定量的計(jì)算出去耦電 容的個(gè)數(shù)以及每個(gè)電容的容值和放置的具體的位置,確保系統(tǒng)的阻抗在控制范圍之內(nèi),一個(gè)基本的原則是需要的去耦電容,一個(gè)都不能少,多余的電容,一個(gè)也不 要。
2) 地反彈
當(dāng)高速器件的邊緣速率低于0.5ns時(shí),來(lái)自大容量數(shù)據(jù)總線的 數(shù)據(jù)交換速率特別快,當(dāng)它在電源層中產(chǎn)生足以影響信號(hào)的強(qiáng)波紋時(shí),就會(huì)產(chǎn)生電源不穩(wěn)定問(wèn)題。當(dāng)通過(guò)地回路的電流變化時(shí),由于回路電感會(huì)產(chǎn)生一個(gè)電壓,當(dāng)上 升沿縮短時(shí),電流變化率增大,地反彈電壓增加。此時(shí),地平面(地線)已經(jīng)不是理想的零電平,而電源也不是理想的直流電位。當(dāng)同時(shí)開關(guān)的門電路增加時(shí),地反 彈變得更加嚴(yán)重。對(duì)于128位的總線,可能有50_100個(gè)I/O線在相同的時(shí)鐘沿切換。這時(shí),反饋到同時(shí)切換的I/O驅(qū)動(dòng)器的電源和地回路的電感必須盡 可能的低,否則,連到相同的地上的靜止將出現(xiàn)一個(gè)電壓毛刷。地反彈隨處可見,如芯片、封裝、連接器或電路板上都有可能會(huì)出現(xiàn)地反彈,從而導(dǎo)致電源完整性問(wèn) 題。
從技術(shù)的發(fā)展角度來(lái)看,器件的上升沿將只會(huì)減少,總線的寬度將只會(huì)增加。保持地反彈在可接受的唯一方法是減少電源和地分布電感。對(duì) 于,芯片,意味著,移到一個(gè)陣列晶片,盡可能多地放置電源和地,且到封裝的連線盡可能短,以減少電感。對(duì)于,封裝,意味著移動(dòng) 層封裝,使電源的地平面的間距更近,如在BGA封裝中用的。對(duì)于連接器,意味著使用更多的地引腳或重新設(shè)計(jì)連接器使其具有內(nèi)部的電源和地平面,如基于連接 器的帶狀軟線。對(duì)于電路板,意味著使相鄰的電源和地平面盡可能地近。由于電感和長(zhǎng)度成正比,所以盡可能使電源和地的連線短將降低地噪聲。
3) 電源分配系統(tǒng)
電源完整性設(shè)計(jì)是一件十分復(fù)雜的事情,但是如何近年控制電源系統(tǒng)(電源和地平面)之間阻抗是設(shè)計(jì)的關(guān)鍵。理論上講,電源系統(tǒng)間的阻抗越低越好,阻抗越 低,噪聲幅度越小,電壓損耗越小。實(shí)際設(shè)計(jì)中我們可以通過(guò)規(guī)定最大的電壓和電源變化范圍來(lái)確定我們希望達(dá)到的目標(biāo)阻抗,然后,通過(guò)調(diào)整電路中的相關(guān)因素使 電源系統(tǒng)各部分的阻抗(與頻率有關(guān))目標(biāo)阻抗去逼近。
?
1) 去耦電容
我們都知道在電源和地之間加一些電容可以降低系統(tǒng)的噪聲,但是到底在電路板上加多少電容?每個(gè)電容的容值多大合適?每個(gè)電容放在什么位置更好?類似這些 問(wèn)題我們一般都沒有去認(rèn)真考慮過(guò),只是憑設(shè)計(jì)者的經(jīng)驗(yàn)來(lái)進(jìn)行,有時(shí)甚至認(rèn)為電容越少越好。在高速設(shè)計(jì)中,我們必須考慮電容的寄生參數(shù),定量的計(jì)算出去耦電 容的個(gè)數(shù)以及每個(gè)電容的容值和放置的具體的位置,確保系統(tǒng)的阻抗在控制范圍之內(nèi),一個(gè)基本的原則是需要的去耦電容,一個(gè)都不能少,多余的電容,一個(gè)也不 要。
2) 地反彈
當(dāng)高速器件的邊緣速率低于0.5ns時(shí),來(lái)自大容量數(shù)據(jù)總線的 數(shù)據(jù)交換速率特別快,當(dāng)它在電源層中產(chǎn)生足以影響信號(hào)的強(qiáng)波紋時(shí),就會(huì)產(chǎn)生電源不穩(wěn)定問(wèn)題。當(dāng)通過(guò)地回路的電流變化時(shí),由于回路電感會(huì)產(chǎn)生一個(gè)電壓,當(dāng)上 升沿縮短時(shí),電流變化率增大,地反彈電壓增加。此時(shí),地平面(地線)已經(jīng)不是理想的零電平,而電源也不是理想的直流電位。當(dāng)同時(shí)開關(guān)的門電路增加時(shí),地反 彈變得更加嚴(yán)重。對(duì)于128位的總線,可能有50_100個(gè)I/O線在相同的時(shí)鐘沿切換。這時(shí),反饋到同時(shí)切換的I/O驅(qū)動(dòng)器的電源和地回路的電感必須盡 可能的低,否則,連到相同的地上的靜止將出現(xiàn)一個(gè)電壓毛刷。地反彈隨處可見,如芯片、封裝、連接器或電路板上都有可能會(huì)出現(xiàn)地反彈,從而導(dǎo)致電源完整性問(wèn) 題。
從技術(shù)的發(fā)展角度來(lái)看,器件的上升沿將只會(huì)減少,總線的寬度將只會(huì)增加。保持地反彈在可接受的唯一方法是減少電源和地分布電感。對(duì) 于,芯片,意味著,移到一個(gè)陣列晶片,盡可能多地放置電源和地,且到封裝的連線盡可能短,以減少電感。對(duì)于,封裝,意味著移動(dòng) 層封裝,使電源的地平面的間距更近,如在BGA封裝中用的。對(duì)于連接器,意味著使用更多的地引腳或重新設(shè)計(jì)連接器使其具有內(nèi)部的電源和地平面,如基于連接 器的帶狀軟線。對(duì)于電路板,意味著使相鄰的電源和地平面盡可能地近。由于電感和長(zhǎng)度成正比,所以盡可能使電源和地的連線短將降低地噪聲。
3) 電源分配系統(tǒng)
電源完整性設(shè)計(jì)是一件十分復(fù)雜的事情,但是如何近年控制電源系統(tǒng)(電源和地平面)之間阻抗是設(shè)計(jì)的關(guān)鍵。理論上講,電源系統(tǒng)間的阻抗越低越好,阻抗越 低,噪聲幅度越小,電壓損耗越小。實(shí)際設(shè)計(jì)中我們可以通過(guò)規(guī)定最大的電壓和電源變化范圍來(lái)確定我們希望達(dá)到的目標(biāo)阻抗,然后,通過(guò)調(diào)整電路中的相關(guān)因素使 電源系統(tǒng)各部分的阻抗(與頻率有關(guān))目標(biāo)阻抗去逼近。
?
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 信號(hào)完整性與電源完整性-電源完整性分析 12次下載
- 高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2 0次下載
- 高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1 0次下載
- PCB設(shè)計(jì)中要考慮電源信號(hào)的完整性
- PCB電路中的電源完整性設(shè)計(jì)
- 信號(hào)完整性專題【1】——電源完整性(PI)
- 信號(hào)完整性與電源完整性的仿真
- 高速PCB設(shè)計(jì)中信號(hào)完整性研究綜述 20次下載
- 高速PCB電源完整性設(shè)計(jì)與分析 0次下載
- 信號(hào)完整性問(wèn)題與PCB設(shè)計(jì) 0次下載
- 高速 PCB 信號(hào)完整性仿真分析.pdf 50次下載
- 基于信號(hào)完整性分析的PCB設(shè)計(jì)解析 0次下載
- 高速PCB電路板的信號(hào)完整性設(shè)計(jì) 0次下載
- 信號(hào)完整性分析及其在高速PCB設(shè)計(jì)中的應(yīng)用 15次下載
- 信號(hào)完整性與PCB設(shè)計(jì)+Douglas+Brooks 491次下載
- 什么是信號(hào)完整性 627次閱讀
- 什么是信號(hào)完整性? 1880次閱讀
- 利用時(shí)域和頻域巧解信號(hào)完整性/電源完整性的問(wèn)題 838次閱讀
- 電源完整性仿真與EMC分析 825次閱讀
- 信號(hào)完整性的基本定義 1137次閱讀
- 信號(hào)完整性分析 3168次閱讀
- ADS在信號(hào)完整性和電源完整性仿真方面的應(yīng)用 6245次閱讀
- PCB設(shè)計(jì)指南提高電路板信號(hào)完整性的方法 2572次閱讀
- 信號(hào)完整性對(duì)EMC的影響有哪些 3555次閱讀
- 基于信號(hào)完整性的高速PCB設(shè)計(jì)流程解析 2116次閱讀
- PCB布局如何設(shè)計(jì)檢視要素(布局DFM/熱設(shè)計(jì)/信號(hào)完整性/EMC/電源模塊的要求) 4830次閱讀
- PCB信號(hào)完整性有哪幾步_如何確保PCB設(shè)計(jì)信號(hào)完整性 1.1w次閱讀
- 電源完整性/EMC/EMI以及熱分析 5664次閱讀
- 基于Cadence_Allegro的高速PCB設(shè)計(jì)信號(hào)完整性分析與仿真 4497次閱讀
- 提高信號(hào)完整性的PCB材料 1223次閱讀
下載排行
本周
- 1電子電路原理第七版PDF電子教材免費(fèi)下載
- 0.00 MB | 1497次下載 | 免費(fèi)
- 2TC358743XBG評(píng)估板參考手冊(cè)
- 1.36 MB | 330次下載 | 免費(fèi)
- 3單片機(jī)典型實(shí)例介紹
- 18.19 MB | 103次下載 | 1 積分
- 4S7-200PLC編程實(shí)例詳細(xì)資料
- 1.17 MB | 28次下載 | 1 積分
- 5筆記本電腦主板的元件識(shí)別和講解說(shuō)明
- 4.28 MB | 18次下載 | 4 積分
- 6開關(guān)電源原理及各功能電路詳解
- 0.38 MB | 15次下載 | 免費(fèi)
- 79天練會(huì)電子電路識(shí)圖
- 5.91 MB | 6次下載 | 免費(fèi)
- 8100W短波放大電路圖
- 0.05 MB | 4次下載 | 3 積分
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234314次下載 | 免費(fèi)
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費(fèi)
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費(fèi)
- 4LabView 8.0 專業(yè)版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費(fèi)
- 5555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33564次下載 | 免費(fèi)
- 6接口電路圖大全
- 未知 | 30321次下載 | 免費(fèi)
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費(fèi)
- 8開關(guān)電源設(shè)計(jì)實(shí)例指南
- 未知 | 21540次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935054次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537794次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234314次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191183次下載 | 免費(fèi)
- 7十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183278次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138039次下載 | 免費(fèi)
評(píng)論
查看更多