PCB-LAYOUT-EMC技術(shù)簡(jiǎn)介

　　本書(shū)主要是針對(duì)「非EMC 之工程師」之R/D 及Layout 人員來(lái)對(duì)PCB 做設(shè)計(jì)。EMC 工程師也會(huì)

　　發(fā)現(xiàn)本書(shū)之資訊對(duì)于解決PCB 階層之問(wèn)題也很有幫助。在任何之設(shè)計(jì)專案中這些指導(dǎo)塬則都是

　　很有用的。

　　電路之技術(shù)突飛勐進(jìn)，幾年前的設(shè)計(jì)技術(shù)現(xiàn)今已不再適用于高速度之?dāng)?shù)位產(chǎn)品。但是在技術(shù)學(xué)

　　校、訓(xùn)練課程、講習(xí)會(huì)中很難找到EMC 之相關(guān)資訊。因此基于此種緣故，本書(shū)是寫(xiě)給那些從未

　　在學(xué)校讀過(guò)EMC，及對(duì)高速PCB 設(shè)計(jì)相關(guān)作僅有有限經(jīng)驗(yàn)之工程師們。

　　本書(shū)中僅有很少的數(shù)學(xué)分析。希望能提出一些簡(jiǎn)易上手之技術(shù)，并能實(shí)際應(yīng)用到真實(shí)產(chǎn)品中。

　　其他更高深之研究或是如馬克斯威爾方程式等等，可在后面所列之其他參考書(shū)籍中找到。

　　此處之指導(dǎo)塬則是專門針對(duì)于印刷線路板上。至于封閉技術(shù)(屏蔽)之討論、內(nèi)部及外部之電

　　纜連線、電源供應(yīng)之設(shè)計(jì)、以及其他系統(tǒng)層面之次組合則不會(huì)很詳盡的探討。此外，這些相關(guān)

　　于EMC 系統(tǒng)設(shè)計(jì)工程之方面也可在后面之參考書(shū)籍中找到。

　　EMI 之控制不論在商業(yè)或軍規(guī)環(huán)境上都是一很重要的性能。在PCB 層面上壓制電磁干擾比「做

　　一個(gè)較好的機(jī)殼」要來(lái)得便宜。屏蔽方式不一定合算且當(dāng)系統(tǒng)擴(kuò)充時(shí)不見(jiàn)得合用。例如，使用

　　者可能把機(jī)殼拿掉以擴(kuò)充介面卡，就不再把機(jī)殼或屏蔽材料恢復(fù)。同時(shí)，有適度考慮EMC 之

　　PCB Layout 同時(shí)可以做到在I/O Cable 上之EMI 壓制，然而屏蔽封閉之方式則否。

　　雖然是不可能去預(yù)測(cè)每一個(gè)可能的應(yīng)用及設(shè)計(jì)考量，本書(shū)詳細(xì)的敘述在大多數(shù)應(yīng)用中如何使用

　　多樣化的設(shè)計(jì)技術(shù)。所呈現(xiàn)的觀念之很基本的并且可應(yīng)用在所有的電子產(chǎn)品上。雖然每一個(gè)設(shè)

　　計(jì)皆不相同，產(chǎn)品設(shè)計(jì)的基本塬則很少改變，EMC 的理論也是固定的。

　　為何要擔(dān)心能否符合EMC 規(guī)範(fàn)呢?畢竟，速度不是最重要的設(shè)計(jì)參數(shù)嗎?法令之要求規(guī)範(fàn)了數(shù)

　　位產(chǎn)品所能允許的最大干擾電位。這些要求是來(lái)自于幅射及容忍度規(guī)範(fàn)之市場(chǎng)經(jīng)驗(yàn)。通常，這

　　些同樣的技術(shù)也會(huì)改善信號(hào)品質(zhì)以及信號(hào)對(duì)雜音之特性。

　　此篇文章討論的是那些需要在PCB 層面即考量EMC 壓抑技術(shù)之高科技及高速之設(shè)計(jì)。一些幾

　　年前很有效的技術(shù)在現(xiàn)在的技術(shù)層次下已不再那么好用了。元件變得更復(fù)雜及更快速。客戶訂

　　製之邏輯陣列及超大型積體電路的使用使得EMC 工程師有極大的挑戰(zhàn)。利用印刷電路板的佈局

　　及設(shè)計(jì)，可在源頭達(dá)成最好的EMI 壓制，同時(shí)可保有系統(tǒng)最佳的功能特性。