SPI協(xié)議及其工作原理的詳細(xì)資料解析

　　一、概述。

　　SPI， Serial Perripheral Interface， 串行外圍設(shè)備接口， 是 Motorola 公司推出的一種同步串行接口技術(shù)。 SPI 總線在物理上是通過接在外圍設(shè)備微控制器（PICmicro） 上面的微處理控制單元 （MCU） 上叫作同步串行端口（Synchronous Serial Port） 的模塊（Module）來實現(xiàn)的， 它允許 MCU 以全雙工的同步串行方式， 與各種外圍設(shè)備進(jìn)行高速數(shù)據(jù)通信。 SPI主要應(yīng)用在 EEPROM， Flash， 實時時鐘（RTC）， 數(shù)模轉(zhuǎn)換器（ADC）， 數(shù)字信號處理器（DSP） 以及數(shù)字信號解碼器之間。 它在芯片中只占用四根管腳 （Pin） 用來控制以及數(shù)據(jù)傳輸， 節(jié)約了芯片的 pin 數(shù)目， 同時為 PCB 在布局上節(jié)省了空間。 正是出于這種簡單易用的特性， 現(xiàn)在越來越多的芯片上都集成了 SPI技術(shù)。

　　二、 特點

　　1. 采用主-從模式（Master-Slave） 的控制方式 SPI規(guī)定了兩個SPI設(shè)備之間通信必須由主設(shè)備 （Master） 來控制次設(shè)備 （Slave）。 一個Master 設(shè)備可以通過提供Clock以及對Slave設(shè)備進(jìn)行片選（Slave Select）來控制多個Slave設(shè)備，SPI協(xié)議還規(guī)定Slave設(shè)備的Clock由Master設(shè)備通過SCK管腳提供給 Slave 設(shè)備， Slave 設(shè)備本身不能產(chǎn)生或控制 Clock， 沒有 Clock 則 Slave 設(shè)備不能正常工作。

　　2. 采用同步方式（Synchronous）傳輸數(shù)據(jù) Master 設(shè)備會根據(jù)將要交換的數(shù)據(jù)來產(chǎn)生相應(yīng)的時鐘脈沖（Clock Pulse）， 時鐘脈沖組成了時鐘信號（Clock Signal） ， 時鐘信號通過時鐘極性 （CPOL） 和 時鐘相位 （CPHA） 控制著兩個 SPI 設(shè)備間何時數(shù)據(jù)交換以及何時對接收到的數(shù)據(jù)進(jìn)行采樣， 來保證數(shù)據(jù)在兩個設(shè)備之間是同步傳輸?shù)摹?/p>

　　3. 數(shù)據(jù)交換（Data Exchanges） SPI 設(shè)備間的數(shù)據(jù)傳輸之所以又被稱為數(shù)據(jù)交換， 是因為 SPI 協(xié)議規(guī)定一個 SPI 設(shè)備不能在數(shù)據(jù)通信過程中僅僅只充當(dāng)一個 “發(fā)送者（Transmitter）” 或者 “接收者 （Receiver）”。 在每個 Clock 周期內(nèi)， SPI 設(shè)備都會發(fā)送并接收一個 bit 大小的數(shù)據(jù)， 相當(dāng)于該設(shè)備有一個 bit 大小的數(shù)據(jù)被交換了。 一個 Slave 設(shè)備要想能夠接收到 Master 發(fā)過來的控制信號， 必須在此之前能夠被 Master 設(shè)備進(jìn)行訪問 （Access）。 所以， Master 設(shè)備必須首先通過 SS/CS pin 對 Slave 設(shè)備進(jìn)行片選， 把想要訪問的 Slave 設(shè)備選上。 在數(shù)據(jù)傳輸?shù)倪^程中， 每次接收到的數(shù)據(jù)必須在下一次數(shù)據(jù)傳輸之前被采樣。 如果之前接收到的數(shù)據(jù)沒有被讀取， 那么這些已經(jīng)接收完成的數(shù)據(jù)將有可能會被丟棄， 導(dǎo)致 SPI 物理模塊最終失效。 因此， 在程序中一般都會在 SPI 傳輸完數(shù)據(jù)后， 去讀取 SPI 設(shè)備里的數(shù)據(jù)， 即使這些數(shù)據(jù)（Dummy Data）在我們的程序里是無用的。