三維集成技術(shù)何以助力人工智能芯片開(kāi)發(fā)，推動(dòng)“新基建”？

2020年4月，國(guó)家發(fā)展改革委首次明確“新基建”范圍包括三大領(lǐng)域：信息基礎(chǔ)設(shè)施、融合基礎(chǔ)設(shè)施和創(chuàng)新基礎(chǔ)設(shè)施。

其中，兩大領(lǐng)域都直接提及人工智能，在信息基礎(chǔ)設(shè)施領(lǐng)域，人工智能與云計(jì)算、區(qū)塊鏈一起被視為一種新技術(shù)基礎(chǔ)設(shè)施；在融合基礎(chǔ)設(shè)施中，人工智能則被視為支撐傳統(tǒng)基礎(chǔ)設(shè)施轉(zhuǎn)型升級(jí)的重要工具。

三維集成技術(shù)助力人工智能芯片開(kāi)發(fā)

人工智能作為“新基建”的一部分，發(fā)力于科技端，旨在為新一代信息技術(shù)和相關(guān)行業(yè)產(chǎn)業(yè)的創(chuàng)新提供算力、算法及算據(jù)（數(shù)據(jù)）層面的基礎(chǔ)支持。其中算力作為人工智能應(yīng)用的基礎(chǔ)平臺(tái)，從技術(shù)角度體現(xiàn)為各類(lèi)型的人工智能芯片。

隨著數(shù)據(jù)洪流時(shí)代的到來(lái)，人工智能的重要性日益凸顯，而人工智能芯片的開(kāi)發(fā)成為人工智能技術(shù)發(fā)展的關(guān)鍵一環(huán)。在面對(duì)急劇攀升的數(shù)據(jù)量和計(jì)算量時(shí)，計(jì)算和存儲(chǔ)成為了人工智能芯片開(kāi)發(fā)面臨的兩座大山，大規(guī)模的數(shù)據(jù)計(jì)算會(huì)造成存儲(chǔ)的讀取和返回遠(yuǎn)跟不上芯片的頻率，產(chǎn)生嚴(yán)重的延遲，影響芯片整體性能的提升。

最理想的解決方案，其實(shí)是在三維集成技術(shù)架構(gòu)下，打造真正的存算一體，突破“存儲(chǔ)墻”的限制，所以集超高容量、超大帶寬等特點(diǎn)于一身的存算一體人工智能芯片便應(yīng)運(yùn)而生。利用三維集成技術(shù)，可實(shí)現(xiàn)不同功能、不同技術(shù)節(jié)點(diǎn)芯片的整合、高密度互連，在成本可控的情況下又不損失性能。三維集成技術(shù)正是打造人工智能芯片的理想技術(shù)，可推動(dòng)“新基建”所需要的人工智能的快速發(fā)展。

三維集成新技術(shù)：多片晶圓堆疊和

芯片-晶圓異質(zhì)集成

三維集成技術(shù)的代表企業(yè)武漢新芯，作為國(guó)內(nèi)首家采用三維集成技術(shù)生產(chǎn)圖像傳感器、存儲(chǔ)器和AI加速器芯片的制造商，已積累了多年大規(guī)模量產(chǎn)經(jīng)驗(yàn)，產(chǎn)品集高性能、低功耗、高集成的優(yōu)點(diǎn)于一體。其中武漢新芯硅通孔（TSV）和混合鍵合技術(shù)（Hybrid Bonding）已量產(chǎn)，并應(yīng)用于兩片晶圓堆疊的非存儲(chǔ)類(lèi)產(chǎn)品。如基于武漢新芯混合鍵合技術(shù)生產(chǎn)的AI加速器芯片正是打破傳統(tǒng)的馮·諾依曼結(jié)構(gòu)的例證，該芯片利用武漢新芯領(lǐng)先的三維集成堆疊技術(shù)，將ASIC和Memory芯片堆疊在一起，CPU可直接從堆疊后的芯片中調(diào)取數(shù)據(jù)，縮短了連接距離，增加帶寬的同時(shí)降低了功耗，大大提升了芯片的運(yùn)行效率，該芯片可應(yīng)用于人工智能和高性能處理器等產(chǎn)品中。

基于現(xiàn)有的三維集成技術(shù)平臺(tái)，武漢新芯正在積極研發(fā)多片晶圓堆疊和芯片-晶圓異質(zhì)集成技術(shù)。

武漢新芯多片晶圓堆疊技術(shù)，將晶圓級(jí)混合鍵合和高深寬比硅通孔技術(shù)結(jié)合起來(lái)，配合相關(guān)臨時(shí)鍵合和解鍵合工藝，實(shí)現(xiàn)不同功能晶圓垂直互連。運(yùn)用該技術(shù)將DRAM晶圓堆疊互聯(lián)，作為數(shù)據(jù)緩沖，實(shí)現(xiàn)對(duì)存儲(chǔ)體的高速數(shù)據(jù)存取?，F(xiàn)階段采用后段封裝工藝制造的HBM，因其凸點(diǎn)工藝的局限，存在散熱性能差、連接數(shù)有限、生產(chǎn)效率不高等先天弊端，影響存儲(chǔ)容量和帶寬提升空間。針對(duì)此問(wèn)題，利用多片晶圓堆疊技術(shù)工藝精度高、連接熱阻低和生產(chǎn)效率高的優(yōu)勢(shì)可進(jìn)一步減小芯片尺寸，增加帶寬，降低延時(shí)和功耗，帶來(lái)更好的產(chǎn)品體驗(yàn)。

武漢新芯多片晶圓堆疊技術(shù)計(jì)劃于2021年量產(chǎn)，可實(shí)現(xiàn)三層及以上的多片晶圓堆疊，達(dá)到更低功耗，更高帶寬和更快的傳輸速度，廣泛應(yīng)用于大數(shù)據(jù)時(shí)代高容量高帶寬存儲(chǔ)產(chǎn)品。

隨著三維集成技術(shù)的深入迭代，晶圓廠(chǎng)和封裝廠(chǎng)的技術(shù)相互借鑒和融合，逐漸催生出設(shè)計(jì)與工藝靈活度更高的芯片-晶圓異質(zhì)集成的技術(shù)。

武漢新芯芯片-晶圓異質(zhì)集成技術(shù)突破傳統(tǒng)封裝級(jí)連接方式，基于“類(lèi)晶圓堆疊”混合鍵和技術(shù)，可提供晶圓和芯片堆疊在一起的多層解決方案，不再受上下die尺寸要求一致的限制，從而使堆疊方案更靈活，提升堆疊后產(chǎn)品的良率，降低產(chǎn)品成本。

武漢新芯計(jì)劃于2022年推出芯片-晶圓異質(zhì)集成技術(shù)，可實(shí)現(xiàn)容量和帶寬的倍增，未來(lái)將廣泛應(yīng)用于物聯(lián)網(wǎng)、人工智能和5G等多模塊異質(zhì)系統(tǒng)集成基礎(chǔ)硬件。

武漢新芯三維集成技術(shù)平臺(tái)可充分滿(mǎn)足客戶(hù)靈活多樣的三維集成需求，為下一代全新架構(gòu)的芯片系統(tǒng)提供強(qiáng)大技術(shù)支持?；谌S集成技術(shù)平臺(tái)開(kāi)發(fā)的人工智能芯片可以使傳統(tǒng)的基礎(chǔ)設(shè)施煥發(fā)全新的動(dòng)能，幫助打造信息數(shù)字化的基礎(chǔ)設(shè)施，助推新基建的實(shí)踐發(fā)展。