配置結(jié)果及頂層HDL文件 - 玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（2）：最簡(jiǎn)單的測(cè)試工程

2012年11月26日 15:49 來源：cnblogs 作者：超群天晴 我要評(píng)論(0)

標(biāo)簽：Zynq-7000(23)賽靈思(182)ARM(1148)FPGA開發(fā)板(12)Zedboard(3)

　　可以看到配置后的結(jié)果，同時(shí)MHS和UCF文件也被修改。其中有顏色標(biāo)記為使用，沒有顏色標(biāo)記表示沒有使用?？梢詫?duì)其修改，這是對(duì)應(yīng)ZedBoard的硬件接口，保持默認(rèn)就可。

　　對(duì)應(yīng)ZedBoard的硬件接口，保持默認(rèn)就可。

　　至此，硬件配置結(jié)束。關(guān)閉XPS，切換到PlanAHead?？梢钥吹絛uocore.xmp已經(jīng)加入到工程中。

　　可以看到duocore.xmp已經(jīng)加入到工程中

　　在硬件配置文件duocore.xmp上右鍵，選擇Create Top HDL，生成頂層HDL文件

　　選擇Create Top HDL，生成頂層HDL文件

　　可以看到生成的duocor_stub.v文件

　　可以看到生成的duocor_stub.v文件

　　最后一步，將硬件信息導(dǎo)入到SDK。File-》Export Hardware

　　最后一步，將硬件信息導(dǎo)入到SDK。File-》Export Hardware

　　為了方便管理，軟件workspace放在software目錄下。

　　為了方便管理，軟件workspace放在software目錄下。

　　二、建立軟件工程

　　Export結(jié)束后，會(huì)自動(dòng)啟動(dòng)SDK。界面如下。可以看到工程瀏覽器Project Explorer中已經(jīng)有一個(gè)硬件平臺(tái)duocore_hw_platform，里面有一系列配置和初始化文件。不要修改這些文件。

　　Export結(jié)束后，會(huì)自動(dòng)啟動(dòng)SDK。界面如圖

　　新建Xilinx C 工程。

　　新建Xilinx C 工程

上一頁1234下一頁

本文導(dǎo)航