揭開(kāi)Altera公司支持OpenCL的設(shè)計(jì)工具的神秘面紗 - 全文

　　將程序中處理負(fù)荷較大的工作分配給加速器LSI的“異構(gòu)計(jì)算（Heterogeneous Computing）”將踏出嶄新的一步。美國(guó)Altera公司將于2013年內(nèi)開(kāi)始面向普通用戶提供可自動(dòng)由按照異構(gòu)計(jì)算標(biāo)準(zhǔn)規(guī)格“Open-CL”編寫的程序生成FPGA專用電路的工具“Altera SDK forOpenCL”。

　　將微處理器（CPU）、圖形處理器（GPU）及信號(hào)處理器（DSP）等結(jié)合在一起，并將這些處理器當(dāng)做加速器使用的環(huán)境一直在不斷完善。具體而言，半導(dǎo)體廠商主導(dǎo)成立的業(yè)界團(tuán)體Khronos Group制定了OpenCL標(biāo)準(zhǔn)，GPU廠商美國(guó)英偉達(dá)提供了軟件開(kāi)發(fā)及運(yùn)行環(huán)境“CUDA”。美國(guó)英特爾也于2012年11月發(fā)布了配備眾核型處理器的加速器板卡“Xeon Phi”（開(kāi)發(fā)代碼名：KnightsCorner）的首款產(chǎn)品。按照用途使用不同架構(gòu)處理器的異構(gòu)計(jì)算正在穩(wěn)步普及。SDK for OpenCL支持的FPGA板卡如下圖，Nallatech公司的產(chǎn)品（上）和BitWare公司的產(chǎn)品（下）

　　由程序生成電路

　　Altera的SDK for OpenCL與傳統(tǒng)工具的不同之處是，用戶開(kāi)發(fā)的程序并不是在固定架構(gòu)處理器上運(yùn)行的，而是由這些程序生成FPGA上的邏輯電路。在處理能力及功耗等方面，有望獲得與制作專用硬件時(shí)接近的性能。

　　具體而言，可將按照OpenCL標(biāo)準(zhǔn)開(kāi)發(fā)的程序中的加速器用程序（在OpenCL中稱為“內(nèi)核”程序）轉(zhuǎn)換成FPGA上的邏輯電路，并將其作為FPGA的配置數(shù)據(jù)輸出（圖1）。運(yùn)行時(shí)，主機(jī)端的程序會(huì)通過(guò)OpenCL用運(yùn)行庫(kù)，要求已被寫入這些配置數(shù)據(jù)的FPGA進(jìn)行內(nèi)核處理。

　　該工具的最大優(yōu)點(diǎn)是，程序員可在不具備硬件設(shè)計(jì)知識(shí)的情況下生成FPGA的配置數(shù)據(jù)。使用以前提供的開(kāi)發(fā)工具，也能將以C語(yǔ)言編寫的程序轉(zhuǎn)換成FPGA上的邏輯電路。但是，要讓邏輯電路完成數(shù)據(jù)處理工作，需要由CPU通過(guò)某些通信接口收發(fā)數(shù)據(jù)，而且為FPGA連接外部存儲(chǔ)器的話，還必須設(shè)置存儲(chǔ)器控制器等。因此，程序員需要具備可設(shè)計(jì)具備各種外圍電路的系統(tǒng)LSI的知識(shí)。

　　圖1 可自動(dòng)由C語(yǔ)言程序生成FPGA內(nèi)的電路

　　使用Altera“SDK for OpenCL”的設(shè)計(jì)流程。可將根據(jù)OpenCL的規(guī)定編寫的外部設(shè)備用內(nèi)核程序轉(zhuǎn)換成FPGA上的邏輯電路。

　　追加固定的外圍電路

　　Altera采用的方法是未降低FPGA本身所具備的靈活性，而是提高了方便性。SDK for OpenCL可在由內(nèi)核程序轉(zhuǎn)換而來(lái)的邏輯電路上，自動(dòng)追加用來(lái)與主機(jī)處理器通信的PCI Express接口、外部存儲(chǔ)器控制器、內(nèi)部互聯(lián)等固定電路（圖2）。由此，能夠以最終形成系統(tǒng)LSI的形式輸出配置數(shù)據(jù)。

　　圖2　自動(dòng)追加接口電路

　　只將內(nèi)核程序轉(zhuǎn)換成新的邏輯電路。關(guān)于用來(lái)和主機(jī)交換數(shù)據(jù)的接口電路、存儲(chǔ)器互聯(lián)電路等，均會(huì)自動(dòng)追加固定電路。

　　但是這樣做就無(wú)法修改電路，比如使用其他接口電路，或者采用不同的互聯(lián)電路等。目前支持的FPGA板卡也十分有限。可以說(shuō)這套系統(tǒng)優(yōu)先考慮的是為軟件開(kāi)發(fā)者創(chuàng)造出可以使用FPGA的條件。

　　如果軟件開(kāi)發(fā)者預(yù)先按照OpenCL規(guī)格編好程序，就能輕松比較出“使用GPU還是FPGA作為加速器才能獲得高性能”等。OpenCL消除異構(gòu)計(jì)算中程序與硬件架構(gòu)的依賴關(guān)系的目標(biāo)正在不斷實(shí)現(xiàn)。

　　Altera公司已向參加優(yōu)先體驗(yàn)計(jì)劃的數(shù)十家企業(yè)提供了SDK for OpenCL。目前支持的是主機(jī)處理器使用x86架構(gòu)CPU、以PCI Express接口與Altera公司的FPGA通信的系統(tǒng)。

　　2013年面向普通用戶提供時(shí)，Altera公司還計(jì)劃使其支持集成有CPU內(nèi)核“Cortex-A9”和外部接口等外圍電路的“SoC FPGA”。SoC FPGA可利用Cortex-A9作為主機(jī)處理器，在FPGA區(qū)域構(gòu)建加速器電路。其優(yōu)點(diǎn)是，能夠利用比PCI Express帶寬大、延遲小的接口進(jìn)行主機(jī)處理器和加速器電路之間的通信。