FPGA如何在AI數(shù)據(jù)中心脫穎而出

人工智能涉及的領(lǐng)域非常廣泛，工業(yè)、航天、商業(yè)都有應(yīng)用，數(shù)據(jù)的積累和分析讓這種技術(shù)有了更高的價(jià)值。機(jī)器開始懂得用戶想要什么，可以預(yù)測未來的天氣和球賽的比分，這種人工智能與場景的結(jié)合，要實(shí)現(xiàn)的就是改變生活方式和解放生產(chǎn)力。微軟前執(zhí)行副總裁陸奇曾指出，如果大數(shù)據(jù)被充分利用，全球企業(yè)將額外獲得1.6萬億美元的數(shù)字紅利。

海量數(shù)據(jù)的解讀對(duì)計(jì)算性能是不小的考驗(yàn)，設(shè)備堆疊和軟件優(yōu)化無法解決根本問題，要從基礎(chǔ)架構(gòu)上做出改變。也就是說，未來的數(shù)據(jù)中心絕不是傳統(tǒng)意義上的通用計(jì)算機(jī)，而是可以針對(duì)業(yè)務(wù)需求做出感知響應(yīng)，同時(shí)兼顧效率與能耗，實(shí)現(xiàn)所謂的智慧計(jì)算。更重要的是，隨著IPDC的發(fā)展，互聯(lián)網(wǎng)企業(yè)業(yè)務(wù)和技術(shù)快速迭代，對(duì)數(shù)據(jù)中心提出了新的挑戰(zhàn)，需要更好地支持AI、機(jī)器學(xué)習(xí)等前沿技術(shù)。

為了充分挖掘計(jì)算潛力，很多廠商都在嘗試用GPU處理并行計(jì)算，其由數(shù)以千計(jì)的更小、更高效的核心組成，這些核心專為同時(shí)處理多任務(wù)而設(shè)計(jì)，在Linpack測試中也可以獲得更好的浮點(diǎn)運(yùn)算性能。前不久，我們采訪了聯(lián)想集團(tuán)中國區(qū)中央及行業(yè)技術(shù)支持和體驗(yàn)中心總監(jiān)李鑫，他認(rèn)為未來服務(wù)器結(jié)構(gòu)會(huì)發(fā)生新的變化，計(jì)算與IO是完全分開的，像NVIDIA這樣涉足GPU計(jì)算的廠商，持續(xù)攀升的股價(jià)足以說明這種技術(shù)的火熱。不過，GPU在兼容性、能耗、成本等方面也存在一些缺陷，使得大家開始尋求其他方案，“老古董”FPGA再次被提及。

近兩年，F(xiàn)PGA市場的大交易不斷。通過收購Altera，英特爾希望借助更高的集成度，將數(shù)據(jù)中心用半導(dǎo)體的性能提升兩倍以上，要在同一硅片上整合微處理器和FPGA，設(shè)計(jì)層面的整合較為重要。而作為全球最大的FPGA廠商之一，Xilinx在收購Auviz?Systems（提供基于FPGA中間件IP，減少應(yīng)用功耗）之后，則會(huì)利用后者在數(shù)據(jù)中心和卷積神經(jīng)網(wǎng)絡(luò)領(lǐng)域的技術(shù)，提高FPGA在人工智能領(lǐng)域的地位。

那么，F(xiàn)PGA為何能在AI數(shù)據(jù)中心時(shí)代殺出重圍呢？究其原因，無外乎兼容性、可定制、功耗、性價(jià)比。熟悉FPGA的人并不少，其全稱為Field-Programmable?Gate?Arra，即現(xiàn)場可編程門陣列，以硬件描述語言（Verilog或VHDL）完成的電路設(shè)計(jì)，特點(diǎn)是可以排列組合出各種復(fù)雜的邏輯功能，即使在出廠成品后也能根據(jù)設(shè)計(jì)需要改變邏輯模塊和連接。并行計(jì)算時(shí)，F(xiàn)PGA包含的LUTs、register、DSP等經(jīng)由網(wǎng)絡(luò)通過編程連接，實(shí)現(xiàn)特定功能，并且可以反復(fù)重配使用。無論是對(duì)比GPU還是ASIC?，F(xiàn)PGA的兼容性和靈活性都更好。

微軟的研究人員認(rèn)為，通過在必應(yīng)網(wǎng)絡(luò)搜索數(shù)據(jù)中心使用FPGA，服務(wù)器能夠快速處理更高的搜索查詢負(fù)載，所需設(shè)備數(shù)量有所削減，“在云環(huán)境中，可重新配置邏輯將成為數(shù)據(jù)中心的首選資源實(shí)現(xiàn)機(jī)制，并將隨著時(shí)間推移而承載超越傳統(tǒng)CPU的大部分?jǐn)?shù)據(jù)中心計(jì)算任務(wù)?！?/p>

功耗方面，根據(jù)浪潮為國內(nèi)某大型互聯(lián)網(wǎng)公司定制的FPGA實(shí)測數(shù)據(jù)顯示，一個(gè)FPGA加速卡的功耗約為20W-75W的功耗，對(duì)應(yīng)的1個(gè)GPU單元為235W-300W。此外，一塊中端GPU的每瓦單精度20Gflops/W，而FPGA為60Gflops/W-80Gflops/W。不過在實(shí)現(xiàn)同樣功能時(shí)，F(xiàn)PGA較GPU和ASIC需要的電路面積更大，這也導(dǎo)致了其總功耗優(yōu)勢下降，尚需進(jìn)一步優(yōu)化。

應(yīng)用方面，F(xiàn)PGA在通信、醫(yī)療、工業(yè)、軍事等領(lǐng)域均有涉足，例如信號(hào)基站就需要FPGA進(jìn)行數(shù)據(jù)處理，架構(gòu)的廣泛適應(yīng)性也為FPGA應(yīng)用于數(shù)據(jù)中心打下了基礎(chǔ)。市場調(diào)查機(jī)構(gòu)Gartner預(yù)測，從2014年到2023年，全球FPGA市場的年均增長率會(huì)達(dá)到7%。

或許有人會(huì)說，除了GPU異構(gòu)，就不能為人工智能、機(jī)器學(xué)習(xí)專門定制芯片（ASIC）嗎？的確，這種方案會(huì)帶來更好的性能，但研發(fā)周期和設(shè)計(jì)成本難以控制，要等待最新的半導(dǎo)體工藝，商用風(fēng)險(xiǎn)較大。

當(dāng)然，F(xiàn)PGA也絕非面面俱到。首先GPU在峰值性能遠(yuǎn)遠(yuǎn)把FPGA甩在身后，這也是NVIDIA主推GPU加速的原因之一，適用于很多深度學(xué)習(xí)場景，性能足夠滿足需求。其次，由于傳統(tǒng)FPGA采用硬件語言編程，讓大多數(shù)程序員犯了難，開發(fā)門檻較高。對(duì)此，不少人開始轉(zhuǎn)向基于OpenCL的軟件開發(fā)模式，優(yōu)勢是適配多種平臺(tái)，語言更加易于理解，普及程度也逐漸提高。