Silexica最新版SLX解決方案可優(yōu)化軟硬件分區(qū)

業(yè)界首款解決方案，用來分析用于 RISC/FPGA 設(shè)計(jì)空間探索的 C/C ++ 代碼，從而優(yōu)化硬件/軟件分區(qū)。

與賽靈思 SDSoC 開發(fā)環(huán)境和 Vivado Design Suite 完全集成，可簡(jiǎn)化 SLX 優(yōu)化代碼的合成。

致力于打造適用于異構(gòu)多核器件的 SLX 編程工具的Silexica (silexica.com)，目前通過賽靈思開發(fā)者大會(huì) （美國(guó)硅谷， 中國(guó)北京， 德國(guó)法蘭克福）發(fā)布并演示其最新版 SLX ，用于滿足基于賽靈思 Zynq SoC及其它帶 Arm 處理器的器件需求。在為 FPGA 卸載加速機(jī)會(huì)分析 C/C ++ 代碼時(shí)，SLX FPGA 流程可識(shí)別應(yīng)用熱點(diǎn)，這些熱點(diǎn)可為提高系統(tǒng)性能提供最大的潛力。

SLX FPGA 流程包括對(duì) C/C ++ 代碼可綜合性的檢查以及對(duì)通過將軟件功能卸載到 FPGA 可實(shí)現(xiàn)的性能提升的估計(jì)。開發(fā)人員可以從單個(gè)流程中獲益，該流程可用于優(yōu)化 Arm Cortex-A 處理器和 FPGA 架構(gòu)的 C/C++。SLX FPGA 流程提供業(yè)界首款完整的 C/C++ 優(yōu)化解決方案，為用戶提供對(duì)其應(yīng)用的深入了解，以指導(dǎo) FPGA 設(shè)計(jì)空間探索來融合優(yōu)化的硬件/軟件。

通過將 FPGA 用于嵌入式計(jì)算任務(wù)，此版本的 SLX 旨在支持軟件專業(yè)人員，滿足其提升系統(tǒng)性能的需要。從歷史上看，由于缺乏針對(duì) RISC 核和 FPGA 架構(gòu)進(jìn)行分析和優(yōu)化的工具，

因此難以識(shí)別和優(yōu)化用于 FPGA 卸載的 C/C ++ 代碼。用于 FPGA 的 SLX 為軟件開發(fā)人員提供了一種優(yōu)化異構(gòu)多核系統(tǒng)軟件的簡(jiǎn)化方法。Silexica Booth 的實(shí)時(shí) SLX 版本展示了從 C/C ++ 代碼分析和優(yōu)化到軟件 FPGA 代碼綜合的工作流，SLX 識(shí)別的軟件是使用集成 SLX 和賽靈思 SDSoC 流程執(zhí)行 FPGA 的理想選擇。

Silexica 首席執(zhí)行官 Maximillian Odendahl 表示，“多個(gè)系統(tǒng)融合到基于賽靈思 Zynq SoC 的單個(gè)器件中會(huì)帶來嚴(yán)峻的挑戰(zhàn)，這引入了來自商業(yè)、第三方、社區(qū)和半導(dǎo)體等領(lǐng)域的軟件優(yōu)化問題。這需要新一代的工具，它能夠深入了解系統(tǒng)優(yōu)化和加速引擎卸載所需的軟件行為，這正是 SLX 的設(shè)計(jì)目標(biāo)?！?/p>

Silexica 將參加在硅谷 (US)、北京 (CN) 和法蘭克福 (DE) 舉辦的三場(chǎng)賽靈思開發(fā)者大會(huì)。

關(guān)于 Silexica
Silexica 提供軟件開發(fā)解決方案，幫助技術(shù)公司采用諸如從概念到部署的自動(dòng)駕駛汽車等智能產(chǎn)品。SLX 編程工具通過提供軟件在系統(tǒng)中的行為的深入了解，幫助開發(fā)人員實(shí)現(xiàn)在嵌入式超級(jí)計(jì)算機(jī)上能夠高效運(yùn)行的軟件。