雙/雙端口 RAM 以及基于 SRL16 的 RAM。該IP的靈活的特性配置方式，使用戶能針對存儲器類型、數(shù)據(jù)寬度、存儲器大小、輸入/輸出選項和復(fù)位選項進行定制。
2023-11-17 17:00:30
690 
初始化時存入數(shù)據(jù)。那在IP核rom中存放大量數(shù)據(jù)對FPGA有什么影響,比如我想存65536個16位的數(shù)，然后在64M或者128M的時鐘下讀出來。會不會導(dǎo)致FPGA速度過慢？
2013-01-10 17:19:11
的提升。同時也給運算增加了難度，對并行化運算、靈活化運算提出了更高的運算。三、FPGA H.265IP核簡介1.性能摘要2.特點?H.265幀速率：1fps-60fps?支持雙流輸出?支持投資回報率
2019-03-08 10:47:22
FPGA中的硬件邏輯與軟件程序的區(qū)別，相信大家在做除法運算時會有深入體會。若其中一個操作數(shù)為常數(shù)，可通過簡單的移位與求和操作代替，但用硬件邏輯完成兩變量間除法運算會占用較多的資源，電路結(jié)構(gòu)復(fù)雜，且
2018-08-13 09:27:32
的基礎(chǔ)上，給出了一種仿真調(diào)試方 案；利用該方案指出了其中若干邏輯錯誤并對其進行修改，最終完成了修改后IP核的FPGA下載測試。1 OC8051結(jié)構(gòu)分析OpenCores網(wǎng)站提供的OC8051 IP核
2012-08-11 11:41:47
FPGA嵌入8051單片機 IP核編程，編寫的c語言矩陣鍵盤程序可以在stc89c54單片機上正常工作，但是下載到FPGA中8051單片機ip核的rom中，不能正常工作，求指教
2013-07-25 21:27:44
本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯
FPGA開發(fā)過程中，利用各種IP核，可以快速完成功能開發(fā)，不需要花費大量時間重復(fù)造輪子。
當(dāng)我們面對使用新IP核
2023-11-17 11:09:22
有誰知道現(xiàn)在國內(nèi)外有哪些公司賣FPGA的圖像處理相關(guān)的IP核？
2015-04-28 21:34:24
是具有知識產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過反復(fù)驗證過的、具有特定功能的宏模塊，與芯片制造工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中。到了SOC 階段，IP 核設(shè)計已成為ASIC 電路設(shè)計公司和FPGA
2018-09-03 11:03:27
/FPGA的規(guī)模越來越大,設(shè)計越來越復(fù)雜,使用IP核是一個發(fā)展趨勢。許多公司推薦使用現(xiàn)成的或經(jīng)過測試的宏功能模塊、IP核,用來增強已有的HDL的設(shè)計方法。當(dāng)在進行復(fù)雜系統(tǒng)設(shè)計的時侯,這些宏功能模塊、IP
2011-07-15 14:46:14
參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動。隨著CPLD/FPGA的規(guī)模越來越大,設(shè)計越來越復(fù)雜,使用IP核是一個發(fā)展趨勢。許多公司推薦使用現(xiàn)成的或經(jīng)過測試的宏功能模塊、IP核,用來增強
2011-07-06 14:15:52
USB OTG的工作原理是什么？IP設(shè)計原理是什么？如何進行IP模塊設(shè)計？USB OTG IP核有什么特性？如何對USB OTG IP核進行FPGA驗證？
2021-04-27 06:44:33
#2024，為FPGA生態(tài)加油，為FPGA社區(qū)點贊#...使用IP核時如何進行modelsim仿真
2024-02-02 20:22:37
Altera系列FPGA芯片IP核詳解
2020-06-28 13:51:01
劃分為幾個主要模塊，分別介紹各個模塊的功能，用VHDL語言對其進行描述，用FPGA實現(xiàn)并通過了仿真驗證。該IP核具有良好的移植性，可驅(qū)動不同規(guī)模的LCD電路。 關(guān)鍵詞：LCD；驅(qū)動電路；IP 引言
2012-08-12 12:28:42
使用LabVIEW FPGA模塊中的CORDIC IP核，配置arctan(X/Y)算法，配置完成之后，IP核只有一個輸入。我參考網(wǎng)上VHDL CORDIC IP核，說是將XY合并了，高位X低位Y。不知道在LabVIEW中如何將兩個值X、Y合并成一個（X、Y均為定點數(shù)）。具體情況如下圖：
2019-09-10 20:07:07
本教程的過程中，請讀者注意以下幾點： 本教程在編寫時充分借鑒了周立功編寫的mc8051 IP核教程，同時針對其中較為落后的一些內(nèi)容進行了更新（周立功的教程使用的是Cyclone系列的器件，軟件版本也很低
2019-05-24 04:35:33
的SOPC系統(tǒng)中設(shè)計了LCD顯示驅(qū)動IP核，并下載到Cyclone系列的FPGA中，實現(xiàn)了對LCD的顯示驅(qū)動。
2019-08-06 08:29:14
移位寄存器 (SRL16)”第 8 章 “使用專用多路復(fù)用器”第 9 章 “使用進位和算術(shù)邏輯”第 10 章 “使用 I/O 資源”第 11 章 “使用嵌入式乘法器”第 12 章 “使用互連”“部分 II
2013-02-27 20:20:10
USB_OTG_IP核中AMBA接口的設(shè)計與FPGA實現(xiàn)
2012-08-06 11:40:55
`Xilinx FPGA入門連載73：波形發(fā)生器之IP核CORDIC（正弦波）配置特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm 1
2016-04-24 18:57:15
`Xilinx系列FPGA芯片IP核詳解（完整高清書簽版）`
2017-06-06 13:15:16
在仿真fft ip核時 輸出信號一直為0，檢查了輸入波形，應(yīng)該沒有問題，大家?guī)兔纯窗奢斎胧怯蓃om里面的mif文件產(chǎn)生的信號。
2017-11-21 10:44:53
我用quartus II調(diào)用modelsim仿真fft ip核，仿真結(jié)束后我想驗證下數(shù)據(jù)是否正確，結(jié)果是：我用matlab生成同樣的整形數(shù)據(jù)，然后用modelsim仿出的結(jié)果txt文件與用
2012-09-20 12:48:37
請問哪位高手有ise軟件中的各個ip核的功能介紹
2013-10-08 16:41:25
請教各位大神，小弟剛學(xué)FPGA，現(xiàn)在在用spartan-3E的板子，想用上面的DDR SDRAM進行簡單的讀寫，用MIG生成DDR核之后出現(xiàn)了很多引腳，看了一些資料也不是很清楚，不知道怎么使用生成的這個IP核控制器來進行讀寫，希望大神們稍作指點
2013-06-20 20:43:56
modelsim 仿真 altera IP核（ROM,RAM實例)急求大神們ROM和RAM 的綜合仿真代碼
2015-11-19 21:02:57
- Instantiation Template - mult_gen_0.veo，可以打開實例化模板文件。如圖，這段代碼就是使用Verilog調(diào)用這個IP核的示例代碼。2. 將示例代碼復(fù)制到demo.v文件中，并進行修改
2018-05-15 12:05:13
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計，謝謝
2016-12-25 17:05:38
起來就是1001_1001，即為十進制的153。這部分的具體應(yīng)用將在后面課程數(shù)碼管的使用一講中詳細闡述。圖5-17 兩級級聯(lián)計數(shù)值為10的計數(shù)器功能仿真波形圖至此就完成了一個基本的基本IP使用的流程。請以此為基礎(chǔ)自行設(shè)計使用其他IP核并進行仿真以及板級驗證。小梅哥芯航線電子工作室
2016-12-22 23:37:00
講，主要通過演示FPGA數(shù)字邏輯設(shè)計中除Verilog代碼方式設(shè)計外另外一種最常用的設(shè)計方式——使用IP核進行系統(tǒng)設(shè)計。本教程講解了如何在Quartus II軟件中調(diào)用一個基本的免費IP核——計數(shù)器IP核
2015-09-22 14:06:56
內(nèi)建的示波器。SignalTapⅡ的使用要新建一個仿真調(diào)試文件。SignalTapⅡ可以設(shè)定信號的觸發(fā)方式。其他請補充。另，FPGA的IP核并不是只有這幾種，從新建IP核的界面可以看到，IP核還有很多。
2016-10-11 22:24:16
通過Quartus II 軟件創(chuàng)建PLL IP核。首先，要新建一個工程，這個方法在之前的帖子中已經(jīng)發(fā)過，不會的可以查看前面的相關(guān)帖子。創(chuàng)建好自己的工程：打開如下的菜單
2016-09-23 21:44:10
的時鐘。首先建立一個文件在ip核目錄里搜索ALTPLL然后在工程文件的par文件里建立一個文件夾ipcore將剛剛的變化保存到文件里命名為pll_clk然后點擊ok就會出現(xiàn)配置過程界面FPGA系統(tǒng)晶振為
2020-01-13 18:13:48
大家好，我總是使用SRL16作為輸入同步器。但是最近我讀了這篇文章：http：//forums.xilinx.com/t5/Inmplementation
2019-07-25 08:54:39
多核體系結(jié)構(gòu)的硬件仿真平臺FPGA資源消耗隨計算核數(shù)目成線性增加。這里提出的對稱多核體系結(jié)構(gòu)FPGA仿真模型，解耦合計算核數(shù)目與系統(tǒng)硬件開銷的線性關(guān)系，其核心設(shè)計思想是：在構(gòu)建仿真系統(tǒng)時，使用一個與目標(biāo)系統(tǒng)中單個計算
2019-08-23 07:06:56
此時功能出現(xiàn)毛刺，可先不深究。圖5-12 計數(shù)值為10的功能仿真現(xiàn)在將IP核位數(shù)進行更改為二進制計數(shù)，打開Mega Wizard插件管理器，選擇第二項編輯現(xiàn)有的IP核，并選擇先前生成的counter.v
2019-03-04 06:35:13
新手見諒使用IP核設(shè)計了一個10階3級的CIC濾波器，輸入數(shù)據(jù)位寬12位，輸出最大22位但是仿真出來的結(jié)果有種溢出的感覺，想不通是怎么回事，求各位前輩幫忙分析~~貼出來IP核設(shè)置界面，還有matlab處理的結(jié)果{:4_108:}
2013-10-13 16:56:12
剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒有出來。正確的辦法應(yīng)該怎樣呢，謝謝指點。
2011-04-21 10:22:31
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個文件全部要添加嗎？
2013-07-02 17:20:01
最近在做一個FIR低通濾波器，利用Matlab 產(chǎn)生濾波系數(shù)，導(dǎo)入到Quartus中，再利用其中的FIR IP核進行濾波器設(shè)計，在采用分布式全并行結(jié)構(gòu)時，Modelsim 仿真有輸出；如果改為分布式
2018-07-05 08:33:02
最近進行FPGA學(xué)習(xí)，使用FIR濾波器過程中出現(xiàn)以下問題：使用FIR濾波器IP核中，輸入數(shù)據(jù)為1~256，濾波器系數(shù)為，coef =-1469，-14299 ，-2185，10587
2018-11-02 17:17:57
在quartus II13.0版本上調(diào)用FFT IP核并進行modelsim-altera仿真，在生成IP核時，step2中勾選generate simulation model、generate
2016-10-07 22:23:33
和朋友開發(fā)了幾個基于 FPGA 的高速存儲 IP 核，考慮到工業(yè)相機等應(yīng)用場合需要有文件系統(tǒng)以方便做數(shù)據(jù)管理，所以將 NVMe 和 exFAT 兩大IP核集成一起，可以實現(xiàn)將數(shù)據(jù)寫入SSD后，拔下
2022-06-03 11:35:06
基于FPGA的16位數(shù)據(jù)路徑的AESIP核提出一種基于FPGA 的16位數(shù)據(jù)路徑的高級加密標(biāo)準(zhǔn)AES IP核設(shè)計方案。該方案采用有限狀態(tài)機實現(xiàn)，支持密鑰擴展、加密和解密。密鑰擴展采用非并行密鑰擴展
2012-08-11 11:53:10
基于FPGA的IP核8051上實現(xiàn)TCPIP的設(shè)計
2012-08-06 12:18:28
我畢業(yè)設(shè)計要做一個基于FPGA的IP核的DDS信號發(fā)生器，但是我不會用DDS的IP核，有沒有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。
2015-03-10 11:46:40
Implement頁面中，可以對FPGA存儲器或乘法器相關(guān)的資源進行選擇配置。在配置頁面左側(cè)，可以查看IP接口（IP Symbol）、實現(xiàn)信號位寬細節(jié)（ImplementationDetails
2019-08-10 14:30:03
產(chǎn)生一組1000個點的余弦數(shù)據(jù)，存放在time_domain_cos.txt文件中，這組數(shù)據(jù)將作為FPGA的仿真輸入激勵，經(jīng)過FIR濾波器進行濾波處理。clc;clear `all;closeall
2019-07-16 17:24:22
受到業(yè)內(nèi)人士的青睞。本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯誤并對其進行修改，最終完成了修改后IP核的FPGA下載測試。
2019-07-04 06:02:19
此提供了新的解決方案。IP核(IP Core)是具有特定電路功能的硬件描述語言程序，可較方便地進行修改和定制，以提高設(shè)計效率[3]。本文研究了基于FPGA的數(shù)據(jù)采集控制器IP 核的設(shè)計方案和實現(xiàn)方法，該IP核既可以應(yīng)用在獨立IC芯片上，還可作為合成系統(tǒng)的子模塊直接調(diào)用，實現(xiàn)IP核的復(fù)用。
2019-07-09 07:23:09
核的分類和特點是什么？基于IP核的FPGA設(shè)計方法是什么？
2021-05-08 07:07:01
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對采用DSP只能進行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現(xiàn)高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
：SoC的重要衡量指標(biāo)。我們在IP核設(shè)計階段就需要將TP核功耗參數(shù)進行精確估計并進行相應(yīng)的功耗優(yōu)化設(shè)計；基于此．本文重點討論在IC設(shè)計過程中IP核的驗證測試問題并以互聯(lián)網(wǎng)上可免費下載的原始IP核資源為例
2021-09-01 19:32:45
如何仿真IP核(建立modelsim仿真庫完整解析)
2012-08-15 13:16:12
我正在嘗試將Xilinx MIG IP Core從1.7版升級到1.9版。 Coregen UI左側(cè)有一個方便的“升級IP核”按鈕，但它顯示為灰色。我需要做什么才能進行IP核升級？我在Kintex
2019-11-04 09:26:19
FPGA 架構(gòu)中的 SRL16 和觸發(fā)器是通過 GWE（全局寫使能）信號來釋放的，該信號允許這些同步元件在配置完成后改變狀態(tài)。GWE 是緊接配置后啟動過程的一部分。
2019-09-03 08:10:58
本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯誤并對其進行修改，最終完成了修改后IP核的FPGA下載測試。
2021-05-08 06:22:32
的經(jīng)驗幾乎為0，因此我想就如何解決這個問題提出建議。這就是我的想法：1 - 首先，用Vivado HLS轉(zhuǎn)換VHDL中的C代碼（我現(xiàn)在有一些經(jīng)驗）2 - 在Vivado HLS中生成IP核（如果我
2020-03-24 08:37:03
怎么才能在嵌入FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計？
2021-04-29 06:51:27
的其它設(shè)計部分盡量不相關(guān)。為了滿足上述的要求, 在FPGA中嵌入一個比較理想的選擇, 而這個即通用又控制簡單的IP核最好選擇8051微處理器。
2019-08-26 06:27:15
（InputData Width）和數(shù)據(jù)輸出順序（OutputOrdering）等。第三個Detailed Implement頁面中，可以對FPGA存儲器或乘法器相關(guān)的資源進行選擇配置。在配置頁面左側(cè)，可以查看
2020-01-07 09:33:53
代碼就是使用Verilog調(diào)用這個IP核的示例代碼。2.1.png (80.87 KB, 下載次數(shù): 1)下載附件昨天 11:35 上傳2. 將示例代碼復(fù)制到demo.v文件中，并進行修改，最終如下
2018-05-16 11:42:55
本人FPGA小白一枚，最近使用到FPGA的IP核遇到一個問題。比如說：某個IP，用于計算sin函數(shù)，使用了流水線機制，所有從輸入到輸出需要20個時鐘周期的延時。另外，還有一個IP，從輸入到輸出需要1
2021-06-19 11:06:07
設(shè)計。本人剛剛接觸FPGA，對IP核的理解也是一知半解，是說比如我在verilog中，不能使用+，-，*，/，而必須自己親自設(shè)計，只可以用& ，|，！,^這些運算是么？當(dāng)然我知道IP核遠遠不止我提到的這些，但是最基本的+,-,/,*肯定都不可以使用是吧。謝謝大家了！
2018-04-06 20:46:11
如題，調(diào)用altera公司的FFT IP核，用的是13.1版本，將modulsim仿真的結(jié)果輸入到matlab畫出頻譜圖，功能仿真結(jié)果沒有問題，但門級仿真中除了原頻率信息外，出現(xiàn)了很多不存在的頻率
2018-08-28 20:43:56
(Intellectual Property)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計，并經(jīng)反復(fù)驗證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計者只需做很少設(shè)計就可實現(xiàn)所需系統(tǒng)。基于IP核的模塊化設(shè)計可縮短
2019-07-29 08:33:45
FPGA架構(gòu)中的 SRL16 和觸發(fā)器是通過 GWE(全局寫使能)信號來釋放的，該信號允許這些同步元件在配置完成后改變狀態(tài)。GWE 是緊接配置后啟動過程的一部分。
2011-12-09 15:43:27914 The SRL16E was introduced in the Virtex FPGA architecture and is included in allvariants
2012-02-17 15:03:32
0 可以定義移位長度的移位寄存器。就是用一個lut可以實現(xiàn)16位的移位寄存器。
2017-02-11 11:24:086869 
基于SRL16的分布式RAM不再支持V5、S6和V6等器件，但是SRL16是所有XIlinx器件都支持的，并且在設(shè)計中應(yīng)用非常頻繁，因此可通過調(diào)用原語的方法來調(diào)用SRL16E甚至SRL32E來實現(xiàn)原來ISE分布式RAM IP核的設(shè)計。
2018-05-05 10:38:007011 介紹了在大型工業(yè)模擬仿真系統(tǒng)中，利用FPGA和軟IP核實現(xiàn)數(shù)據(jù)采集及收發(fā)控制的方案，并對其進行設(shè)計實現(xiàn)。重點闡述了在發(fā)送指令和采集接收兩種數(shù)據(jù)流模式下．該IP核的控制處理邏輯及工作狀態(tài)機的設(shè)計及實現(xiàn)
2018-11-07 11:14:1920 SRL（移位寄存器）資源，在FPGA中都有，不過是叫不同的名字。Xilinx FPGA內(nèi)部的LUT有個特殊功能，就是可以配置成可變長度SRL。
2020-12-31 16:45:358 up table）查找表實現(xiàn)的話就很輕松了，LUT是通過提前存儲下一張真值表來實現(xiàn)邏輯運算的，所以非常節(jié)省邏輯資源。常用的移位寄存器SRL種類很多，這里以16bit的SRL16E為例，說一說怎么使用它。
2020-12-31 16:45:3420 核的不同模塊進行實體/塊的仿真。前文回顧如何測試與驗證復(fù)雜的FPGA設(shè)計（1）——面向?qū)嶓w或塊的仿真在本篇文章中，我們將介紹如何在虹科IP核中執(zhí)行面向全局的仿真，而這也是測
2022-06-15 17:31:20389 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論