基于FPGA的強大且靈活的數(shù)字信號處理系統(tǒng)設(shè)計

今天針對DSP優(yōu)化的高性能FPGA已經(jīng)在DSP領(lǐng)域扮演著重要的角色。DSP領(lǐng)域的設(shè)計工程師逐漸發(fā)現(xiàn)他們所處的環(huán)境變化十分迅速，標(biāo)準(zhǔn)快速演化并且不斷融合，上市周期越來越短，設(shè)計工作受到經(jīng)濟和技術(shù)上的約束增多，但設(shè)計一旦成功獲得的回報也很巨大。

由于在性能和靈活性方面的完美組合，F(xiàn)PGA在DSP領(lǐng)域的應(yīng)用越來越普遍（參看圖1）。諸如通信、多媒體和國防行業(yè)等高增長的市場都非常需要高性能的DSP技術(shù)。這些市場的特點在于始終處于連續(xù)的變化之中，不斷變化的標(biāo)準(zhǔn)、市場需求、客戶需求以及競爭態(tài)勢。要跟上市場變化，企業(yè)就需要一種強大且靈活的處理器---FPGA就是這種特別適合的技術(shù)。

圖 1.DSP技術(shù)對比

DSP市場研究機構(gòu)Forward Concepts最近在題為“DSP戰(zhàn)略”的報告中，該機構(gòu)分析師Will Strauss預(yù)測：未來五年內(nèi)，可重配置DSP（99%是FPGA）市場增長速度將超過DSP整體市場中的任何其它部分。Strauss還指出：FPGA經(jīng)常被用來分流承擔(dān)大量計算任務(wù)，幫助提高傳統(tǒng)DSP芯片的能力。換句話來說，F(xiàn)PGA并非替代DSP。相反的是，功能和性能都不斷增強的FPGA為DSP技術(shù)開拓了新市場。

將DSP性能提升到極限

推動DSP應(yīng)用對FPGA需求的最重要因素之一就是傳統(tǒng)處理器性能增長放緩。盡管在摩爾定律的推動下，處理器的制造工藝不斷向更小節(jié)點發(fā)展，但僅僅簡單地通過減小工藝節(jié)點來大幅提高DSP和GPP的性能變得越來越困難。

與此同時，由于通信系統(tǒng)將數(shù)據(jù)傳輸效率不斷推向香農(nóng)定理（參見圖2））的上限，算法的復(fù)雜性以更快的速度提高。Turbo編碼和MIMO系統(tǒng)等先進技術(shù)已經(jīng)非常接受香農(nóng)定律的理論極限，成本就是極高的計算復(fù)雜性。 這就導(dǎo)致了算法性能要求和處理器性能之間的差距越來越大。因此，設(shè)計人員必須尋找新的設(shè)計解決方案（如DSP），在固定結(jié)構(gòu)處理器之外選擇FPGA。

圖 2.FPGA填補算法復(fù)雜性和固定架構(gòu)處理器效率造成的性能差距

FPGA滿足性能挑戰(zhàn)

FPGA 的DSP性能領(lǐng)先的關(guān)鍵是其內(nèi)在的并行機制，即利用并行架構(gòu)實現(xiàn)DSP功能的功能。這一并行機制使得FPGA特別適用于完成像濾波這樣的重復(fù)性DSP任務(wù)。因此，對于高度并行執(zhí)行DSP任務(wù)來說，F(xiàn)PGA性能遠超通用DSP處理器的串行執(zhí)行架構(gòu)。

例如，傳統(tǒng)DSP處理器每個時鐘周期最多可完成8個MAC操作。要執(zhí)行一個256抽頭的濾波器，傳統(tǒng)DSP處理器需要在1 GHz時鐘下執(zhí)行 32個時鐘周期，才能達到31.25 MSPS的采樣處理性能。與此相對比，有512個并行XtremeDSP邏輯片的賽靈思Virtex-4 SX55在500 MHz時鐘下可達到500 MSPS的性能。（參看圖3）因此在時鐘慢一倍的情況下，F(xiàn)PGA提供的性能高了一個量級還多。

圖 3.并行實現(xiàn)的濾波器性能比傳統(tǒng)DSP串行實現(xiàn)時的性能高了一個量級。

顯然，實際應(yīng)用不會僅僅涉及濾波，因此這一例子有點簡單了。然而，獨立的基準(zhǔn)測試表明，即使在實際工作負載下，F(xiàn)PGA也有很大的性能優(yōu)勢。

成本和功效

當(dāng)然，性能并非一切：對幾乎所有DSP應(yīng)用來說，成本和功率也是考慮的關(guān)鍵因素。許多設(shè)計人員仍然有這樣的錯誤印象，認為采用FPGA的成本要幾千美元。實際上，在摩爾定律的推動下，F(xiàn)PGA的成本已經(jīng)大大降低，比如，2000年時，百萬系統(tǒng)門器件的成本為350美元，而采用90nm工藝后，成本還不到9美元。今天， FPGA產(chǎn)品已經(jīng)進入了65nm工藝，十多種65nm 產(chǎn)品已經(jīng)上市并有幾種已經(jīng)量產(chǎn)，而45nm工藝的設(shè)計工作也已在進行中。因此，實際上FPGA現(xiàn)在已經(jīng)成為領(lǐng)先半導(dǎo)體生產(chǎn)技術(shù)的重要推動力 – FPGA成為每個新的工藝結(jié)點生產(chǎn)的首批器件之一。因此，F(xiàn)PGA將會繼續(xù)在摩爾定律的推動下進一步降低成本，提高性能。

許多設(shè)計人員還認為FPGA是功耗大戶。實際上，F(xiàn)PGA能夠做到非常高的功效。U.C. Berkeley教授Bob Broderson在其58分鐘的教學(xué)視頻中充分表明了這一點：“利用重配置實現(xiàn)通用低功耗超級計算”（“GeneralPurpose， Low Power Supercomputing Using Reconfiguration”）。在視頻教程中，Broderson教授利用國際半導(dǎo)體電路大會上獲得的芯片數(shù)據(jù)回顧了并行機制和功耗之間的相關(guān)性。如圖4所示，他的結(jié)論給出明確的強有力信息：FPGA同時在性能和功率效率方面領(lǐng)先于DSP。（這一點在BDIT 2007年1月11日的DesignLine文章中進一步得到了證實：“FPGA與DSP：有關(guān)問題的重新審視”（FPGAs vs. DSPs： A look at the unanswered questions））

圖 4.FPGA的能源效率比通用DSP更好

近幾年來，F(xiàn)PGA供應(yīng)商始終將功耗做為優(yōu)先考慮的問題來抓，并在65nm工藝結(jié)點的創(chuàng)新功率優(yōu)化技術(shù)方面投入了大量資金。事實上，一些最新的FPGA采用了與手機芯片一樣的制造工藝。

然而， DSP性能的范圍、功耗和成本要求非常寬泛，高性能DSP市場也需要一個DSP平臺系列來滿足如此廣泛的要求，單單靠一種器件無法滿足高端應(yīng)用的極高性能要求以及大批量應(yīng)用對價格和功率的要求。

FPGA平臺多元化

幾年前，F(xiàn)PGA供應(yīng)商就開始為高性能應(yīng)用提供DSP增強的FPGA。賽靈思公司的Virtex-DSP系列就是此類FPGA中的典型例子。今天，F(xiàn)PGA供應(yīng)商正在推出新的低成本FPGA系列產(chǎn)品來擴充產(chǎn)品線。例如，賽靈思公司剛剛推出了Spartan-DSP系列。

做為兩種產(chǎn)品組合中新增加的成員，Virtex-5 SXT 和Spartan-3A DSP平臺瞄準(zhǔn)不同的應(yīng)用。Virtex-5 SXT平臺有三種器件可供選擇，主要面向要求超高DSP帶寬和更低系統(tǒng)成本的下一代無線、國防和多媒體視頻應(yīng)用。這些FPGA器件在550MHz時鐘下提供了超過350 GMAC/s（即每秒3500億乘法累積運算）的性能。65-nm Virtex-5 SXT則集中于高性能，值得一提的是比此前的90nm產(chǎn)品消耗的動態(tài)功耗低35%。

Spartan-3A DSP是賽靈思產(chǎn)品線中的最新成員，也是第一款DSP優(yōu)化的Spartan FPGA.Virtex-5 SXT主要集中于性能，而Spartan-3A DSP則致力于價格、性能和功耗的平衡。Spartan-3A DSP平臺以低于30美元的批量生產(chǎn)起價提供了超過30 GMAC/s的性能和高達2，200 Mbps的存儲器帶寬。這一突破性的性能價格比使其可用于以下應(yīng)用：單通道微小型（pico-cell）無線基站中的數(shù)字前端（DFE）和基帶解決方案、軍用移動軟件無線電（SDR）、超聲系統(tǒng)、高分辨率視頻和智能IP相機。

如圖5所示，DSP或高端FPGA無法滿足很多此類應(yīng)用的需要。因此Spartan-3A DSP這樣的新器件為DSP技術(shù)打開了新市場。

圖 5.Spartan-DSP系列了填補DSP和高端FPGA之間的鴻溝。

前景展望

隨著FPGA供應(yīng)商對DSP應(yīng)用關(guān)注的加大，其面向DSP的產(chǎn)品已經(jīng)不僅僅是提供FPGA器件。例如，賽靈思公司于2000年啟動了“XtremeDSP”計劃，旨在為通信、多媒體和國防行業(yè)提供應(yīng)用優(yōu)化的DSP解決方案。XtremeDSP方案包括：

不斷擴展為DSP設(shè)計提供的高性能器件產(chǎn)品線

提供開發(fā)板和開發(fā)套件、參考設(shè)計和知識產(chǎn)權(quán)（IP）

推出用于不同DSP系統(tǒng)設(shè)計的方法和設(shè)計開發(fā)工具

提供相關(guān)的可編程邏輯、連接功能和嵌入式處理功能

建立提供培訓(xùn)和支持的業(yè)界和大學(xué)戰(zhàn)略合作伙伴關(guān)系

DSP設(shè)計工具充分發(fā)揮FPGA威力

開發(fā)工具特別關(guān)鍵，因此沒有強大的開發(fā)工具就無法充分發(fā)揮FPGA的潛力。對于FPGA工具和設(shè)計方法來說，需要關(guān)注三類不同的設(shè)計人員群體：系統(tǒng)設(shè)計師、DSP工程師以及FPGA/硬件工程師。每一類設(shè)計人員有不同的職責(zé)分工，從而對他們所使用的特定設(shè)計環(huán)境提出了要求。系統(tǒng)設(shè)計師必須快速確定如何在選擇的處理資源條件下最好地劃分不同的系統(tǒng)級功能。他們關(guān)注的重點是選擇適當(dāng)?shù)腇PGA產(chǎn)品來滿足產(chǎn)品性能和吞吐能力要求，同時滿足尺寸、成本和功耗方面的預(yù)算。 DSP工程師更關(guān)注DSP算法的創(chuàng)建和改進。他們通常不熟悉硬件設(shè)計細節(jié)，要依賴工具將細節(jié)抽象掉，這樣他們才能夠更專注于更高層的設(shè)計探索和驗證。 硬件工程師通常采用VHDL 或 Verilog來從設(shè)計中獲得最高的性能。他們通過需要在同一設(shè)計環(huán)境中與更高層功能模塊以及自己的寄存器傳輸級（RTL）設(shè)計協(xié)同工作的能力，并且可以運行測試基準(zhǔn)進行功能和性能驗證。

現(xiàn)代FPGA設(shè)計工具可滿足所有三類設(shè)計群體的要求，在單個設(shè)計環(huán)境中提供了系統(tǒng)建模、算法開發(fā)和試驗、測試基準(zhǔn)向量自動生成、設(shè)計驗證和調(diào)試、以及HDL生成和仿真等功能。無論設(shè)計人員使用C/C++、MATLAB、Simulink、HDL還是他們的任意組合，當(dāng)今的FPGA設(shè)計工具（包括EDA合作伙伴提供的第三方工具）都能夠支持他們快速高效地充分發(fā)揮FPGA的所有潛力。

總結(jié)

在當(dāng)今要求最苛刻的數(shù)字信號處理（DSP）系統(tǒng)設(shè)計和開發(fā)中， FPGA扮演著越來越重要的角色，這一點并非偶然。經(jīng)過二十多年的研究和工程努力，以及與數(shù)百DSP客戶的密切合作，賽靈思FPGA已經(jīng)演化為無與倫比的高價值DSP解決方案平臺，在性能、靈活性、上市時間以及產(chǎn)品壽命方面都提升到了極高水平，同時還大大降低了總體系統(tǒng)成本和功耗。