FPGA開源項目：UDP千兆以太網(wǎng)光通信

概述 ? 本文介紹一個FPGA開源項目：UDP千兆以太網(wǎng)光通信。利用SFP接口，可以通過使用SFP轉(zhuǎn)RJ45模塊或者直接使用光纖進行以太網(wǎng)通信。 本工程主要是圍繞“Tri Mode Ethernet MAC”IP核以及“1G/2.5G Ethernet PCS/PMA or SGMII”IP核建立。其中，“Tri Mode Ethernet MAC”IP作為以太網(wǎng)MAC，通過GMII接口與“1G/2.5GEthernet PCS/PMA or SGMII”IP核進行核間通信。

軟硬件平臺 軟件平臺：Vivado 2017.4; 硬件平臺：XC7Z035FFG676-2; ?

IP核參數(shù)配置

Tri Mode Ethernet MAC

該工程使用千兆速率，選擇?1Gbps?；

接口選擇?Internal?，因為該IP核通過GMII接口與“1G/2.5G Ethernet PCS/PMA or SGMII”通信，不需要產(chǎn)生外部物理接口；

MAC速率選擇?1000Mbps?，與“1G/2.5G Ethernet PCS/PMA or SGMII”1000BASEX通信標(biāo)準(zhǔn)匹配；

內(nèi)部時鐘源選擇1G/2.5G Ethernet PCS/PMA or SGMII?IP核提供的user clk2；

選擇?AXI-Lite?接口，對IP核參數(shù)進行配置；

AXI-Lite接口時鐘同樣選擇user_clk2，即?125Mhz?；

Shared Logic與Features保持默認即可。

1G/2.5G Ethernet PCS/PMA or SGMII

EthernetMAC選擇?Tri Mode Ethernet MAC?；

該IP核采用1000BASEX模式，因此將速度設(shè)為?1G?；

選擇?1000BASEX?標(biāo)準(zhǔn)；

物理接口為?GTX?收發(fā)器作為SFP接口；

時鐘源選擇GTX收發(fā)器的輸出時鐘?TXOUTCLK?；

不使用MDIO接口配置IP核；

選擇自協(xié)商功能；

Shared Logic選擇將共享邏輯包含在IP核內(nèi)；

接口互聯(lián) 上述兩個IP核之間通過GMII接口進行通信，TriMode Ethernet MAC工作時鐘源采用1G/2.5G Ethernet PCS/PMA orSGMII輸出的125Mhz的userclk2，GMII接口各信號與userclk2時鐘同步。

功能測試 該Vivado工程實現(xiàn)的功能為千兆以太網(wǎng)光纖數(shù)據(jù)回環(huán)傳輸。在電腦端通過網(wǎng)絡(luò)調(diào)試助手向FPGA板卡發(fā)送長度小于1472字節(jié)的數(shù)據(jù)包，F(xiàn)PGA收到數(shù)據(jù)后解析、緩存用戶數(shù)據(jù)，最后回傳給電腦端，數(shù)據(jù)傳輸方案如下圖所示：

其中uiudp_stack數(shù)據(jù)位寬為64bits，而Tri Mode Ethernet MAC數(shù)據(jù)位寬為8bits，因此二者之間需要插入FIFO進行數(shù)據(jù)位寬以及時鐘域轉(zhuǎn)換。

通過wireshark軟件對電腦和FPGA之間傳輸?shù)腢DP數(shù)據(jù)包進行捕獲，部分結(jié)果如下圖所示：

審核編輯：黃飛

?