時(shí)鐘是整個(gè)電路最重要、最特殊的信號(hào)，系統(tǒng)內(nèi)大部分器件的動(dòng)作都是在時(shí)鐘的跳變沿上進(jìn)行， 這就要求時(shí)鐘信號(hào)時(shí)延差要非常小， 否則就可能造成時(shí)序邏輯狀態(tài)出錯(cuò)。
2020-06-26 10:37:00
4550 
靜態(tài)時(shí)序分析包括建立時(shí)間分析和保持時(shí)間分析。建立時(shí)間設(shè)置不正確可以通過(guò)降低芯片工作頻率解決，保持時(shí)間設(shè)置不正確芯片無(wú)法正常工作。
2022-08-22 10:38:243289 在高速系統(tǒng)中FPGA時(shí)序約束不止包括內(nèi)部時(shí)鐘約束，還應(yīng)包括完整的IO時(shí)序約束和時(shí)序例外約束才能實(shí)現(xiàn)PCB板級(jí)的時(shí)序收斂。因此，FPGA時(shí)序約束中IO口時(shí)序約束也是一個(gè)重點(diǎn)。只有約束正確才能在高速情況下保證FPGA和外部器件通信正確。
2022-09-27 09:56:091382 FPGA開發(fā)過(guò)程中，離不開時(shí)序約束，那么時(shí)序約束是什么？簡(jiǎn)單點(diǎn)說(shuō)，FPGA芯片中的邏輯電路，從輸入到輸出所需要的時(shí)間，這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成，更詳細(xì)一點(diǎn)，即需要滿足建立和保持時(shí)間。
2023-06-06 17:53:07860 
在FPGA設(shè)計(jì)中，時(shí)序約束對(duì)于電路性能和可靠性非常重要。在上一篇的文章中，已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束。
2023-06-12 17:29:211230 建立時(shí)間(setup time)和保持時(shí)間(hold time)是時(shí)序分析中最重要的概念之一，深入理解建立時(shí)間和保持時(shí)間是進(jìn)行時(shí)序分析的基礎(chǔ)。
2023-06-21 10:44:01884 
時(shí)序分析本質(zhì)上就是一種時(shí)序檢查，目的是檢查設(shè)計(jì)中所有的D觸發(fā)器是否能夠正常工作，也就是檢查D觸發(fā)器的同步端口（數(shù)據(jù)輸入端口）的變化是否滿足建立時(shí)間要求（Setup）和保持時(shí)間要求（Hold）；檢查
2023-07-14 10:48:191326 
今天有個(gè)小伙伴遇到一個(gè)問(wèn)題，就是在vivado里面綜合后看到的建立時(shí)間和保持時(shí)間裕量都是inf，我們來(lái)看看怎么解決這個(gè)問(wèn)題。
2023-07-30 10:26:02649 
前面講解了時(shí)序約束的理論知識(shí)FPGA時(shí)序約束理論篇，本章講解時(shí)序約束實(shí)際使用。
2023-08-14 18:22:14842 
我理解這個(gè)D觸發(fā)正常運(yùn)轉(zhuǎn)要滿足四個(gè)約束，第一個(gè)是建立時(shí)間，第二個(gè)是保持時(shí)間，第三個(gè)是對(duì)于最后一個(gè)傳輸門的關(guān)斷時(shí)間的控制，第四個(gè)是[時(shí)鐘周期]() 約束。
2023-12-04 15:44:02352 
FPGA開發(fā)過(guò)程中，離不開時(shí)序約束，那么時(shí)序約束是什么？簡(jiǎn)單點(diǎn)說(shuō)，FPGA芯片中的邏輯電路，從輸入到輸出所需要的時(shí)間，這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成，更詳細(xì)一點(diǎn)，即需要滿足建立和保持時(shí)間
2023-11-15 17:41:10
FPGA時(shí)序分析與約束（2）——與門電路代碼對(duì)應(yīng)電路模型的時(shí)序分本文中時(shí)序分析使用的平臺(tái)：quartusⅡ13.0芯片廠家：InterQuartesⅡ時(shí)序分析中常見的時(shí)間參數(shù)：Tclk1：時(shí)鐘從時(shí)鐘
2021-07-26 08:00:03
的幾個(gè)基本的重要的時(shí)序分析參數(shù)：fMAX（最大時(shí)鐘頻率）：在不違背內(nèi)部建立時(shí)間tsu和保持時(shí)間th要求下可以達(dá)到的最大時(shí)鐘頻率；tSU（時(shí)鐘建立時(shí)間）：在寄存器的時(shí)鐘信號(hào)已經(jīng)在時(shí)鐘引腳建立之前，經(jīng)由數(shù)據(jù)或者使能輸入而進(jìn)入寄存器的數(shù)據(jù)必須在輸入引腳出現(xiàn)的時(shí)間長(zhǎng)度；(equation:tsu
2012-04-09 09:41:41
后期頂層模塊集成占用大資源時(shí)爆發(fā)出來(lái)?！ ∠旅娼榻B主要面對(duì)的兩個(gè)時(shí)序問(wèn)題的處理技巧?！ ?）setup time 建立時(shí)間問(wèn)題 建立時(shí)間是工程設(shè)計(jì)中最常遇到的問(wèn)題了。一般說(shuō)來(lái)，導(dǎo)致建立時(shí)間違例主要有
2020-12-23 17:42:10
建立時(shí)間和保持時(shí)間本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt 在這個(gè)波形中，我們看到clk_r3的前后
2015-07-17 12:02:10
），即pin2pin前面三類是和FPGA內(nèi)部的寄存器相關(guān)的，也是和時(shí)鐘相關(guān)的，所以我們關(guān)注的重點(diǎn)還是數(shù)據(jù)信號(hào)和時(shí)鐘鎖存沿之間的建立時(shí)間和保持時(shí)間關(guān)系。而最后一類信號(hào)的傳輸通常不通過(guò)時(shí)鐘，因此它的時(shí)序
2015-07-20 14:52:19
對(duì)應(yīng)的時(shí)序表中，我們找到了t1>0.2ns，t2>1.5ns這樣的信息。表8.1 ADV7123時(shí)序參數(shù)表參數(shù)名稱最小值 標(biāo)準(zhǔn)值 最大值單位 數(shù)據(jù)和控制信號(hào)建立時(shí)間t1 0.2ns 數(shù)據(jù)和控制信號(hào)保持時(shí)間t2 1.5ns
2015-07-26 21:56:45
，最后在計(jì)算ADV7123的時(shí)序時(shí)，我們必須將數(shù)據(jù)的建立時(shí)間Tsu和保持時(shí)間Th考慮在內(nèi)。（特權(quán)同學(xué)，版權(quán)所有）圖8.30 時(shí)序路徑模型
2015-07-30 22:07:42
VGA驅(qū)動(dòng)接口時(shí)序設(shè)計(jì)之4建立和保持時(shí)間分析本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt下面我們可以簡(jiǎn)單
2015-08-02 19:26:19
VGA驅(qū)動(dòng)接口時(shí)序設(shè)計(jì)之6建立和保持時(shí)間約束本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt 接著，我們可以
2015-08-06 21:49:33
8.42 hold時(shí)間時(shí)序分析報(bào)告為了幫助大家進(jìn)一步的理解時(shí)序的概念，這里可以找一條路徑，將他們的建立時(shí)間和保持時(shí)間波形圖同時(shí)拉出來(lái)，如圖8.43所示，大家便可一目了然。建立時(shí)間和保持時(shí)間會(huì)分別使用他
2015-08-10 15:03:08
約束，就是設(shè)計(jì)者告訴時(shí)序設(shè)計(jì)工具FPGA外部的路徑上占用了4ns時(shí)間，時(shí)序設(shè)計(jì)工具自己有一套運(yùn)算機(jī)制，它也能運(yùn)算出FPGA內(nèi)部的pin2reg時(shí)間是6ns。而我們這個(gè)模型和所使用的約束方式，是間接方式
2015-08-12 12:42:14
所示，在報(bào)告中，數(shù)據(jù)的建立時(shí)間有9~13ns的余量，而保持時(shí)間也都有7~11ns的余量，可謂余量充足。（特權(quán)同學(xué)，版權(quán)所有）圖8.57 setup時(shí)序報(bào)告圖8.58 hold時(shí)序報(bào)告另外，我們也可以
2015-08-19 21:58:55
FPGA設(shè)計(jì)中的時(shí)序分析及異步設(shè)計(jì)注意事項(xiàng)建立時(shí)間（setup time）：是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間不夠，數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器；保持
2009-12-07 10:14:33
整個(gè)系統(tǒng)進(jìn)行時(shí)序分析，所以FPGA需要作為一個(gè)整體分析，其中包括FPGA的建立時(shí)間、保持時(shí)間以及傳輸延時(shí)。傳統(tǒng)的建立時(shí)間、保持時(shí)間以及傳輸延時(shí)都是針對(duì)寄存器形式的分析。但是針對(duì)整個(gè)系統(tǒng)FPGA的建立時(shí)間
2012-04-25 15:42:03
的要求，根據(jù)電路網(wǎng)表的拓?fù)浣Y(jié)構(gòu)，計(jì)算并檢查電路中每一個(gè)DFF（觸發(fā)器）的建立和保持時(shí)間以及其他基于路徑的時(shí)延要求是否滿足。STA作為FPGA設(shè)計(jì)的主要驗(yàn)證手段之一，不需要設(shè)計(jì)者編寫測(cè)試向量，由軟件自動(dòng)
2012-01-11 11:43:06
如圖，建立時(shí)間和保持時(shí)間都是針對(duì)的時(shí)鐘沿，如圖所示，時(shí)鐘沿有一個(gè)上升的過(guò)程，圖中虛線與clk上升沿的交點(diǎn)是什么？幅值的50%？還是低電平(低于2.5V)往高電平(高于2.5V)跳轉(zhuǎn)的那個(gè)點(diǎn)？
2018-11-29 00:20:02
本帖最后由 虎子哥 于 2015-3-12 21:24 編輯
建立時(shí)間(Setup Time)：是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間不夠，數(shù)據(jù)將不能在這個(gè)時(shí)鐘
2015-03-10 23:19:03
工作時(shí)鐘卻只有100MHz，查資料這款FPGA最快可跑四五百M(fèi)，時(shí)序約束也沒(méi)有不滿足建立時(shí)間和保持時(shí)間的報(bào)錯(cuò)，本身整個(gè)系統(tǒng)就用了一個(gè)時(shí)鐘，同步設(shè)計(jì)請(qǐng)教一下，為什么只能跑100MHz？是什么原因限制了呢
2017-08-14 15:07:05
約束中的注意事項(xiàng)。 一、時(shí)序分析中的重要概念 在數(shù)字系統(tǒng)中有兩個(gè)非常重要的概念：建立時(shí)間和保持時(shí)間，其示意圖如圖1所示。一個(gè)數(shù)字系統(tǒng)能否正常工作跟這兩個(gè)概念密切相關(guān)。只有建立時(shí)間和保持時(shí)間都同時(shí)得到
2020-08-16 07:25:02
時(shí)序約束可以很復(fù)雜，這里我們先介紹基本的時(shí)序路徑約束，復(fù)雜的時(shí)序約束我們將在后面進(jìn)行介紹。在本節(jié)的主要內(nèi)容如下所示：·時(shí)序路徑和關(guān)鍵路徑的介紹 ·建立時(shí)間、保持時(shí)間簡(jiǎn)述 ·時(shí)鐘的約束（寄存器-寄存器之間的路徑約束） ·輸入延時(shí)的約束 ·輸出延...
2021-07-26 08:11:30
Hi,All AD7195數(shù)據(jù)手冊(cè)中講，當(dāng)選擇Sinc(4)濾波（禁用斬波，禁用零延時(shí)），在通道切換或單個(gè)通道上進(jìn)行轉(zhuǎn)換且輸入發(fā)生階躍變化時(shí)，ADC建立時(shí)間為4/fadc。 我的問(wèn)題時(shí)，如果使用了
2018-11-06 09:08:07
ADC時(shí)延和建立時(shí)間的區(qū)別是什么？以及ADC時(shí)延和建立時(shí)間將會(huì)如何影響您的應(yīng)用電路？
2021-04-12 07:19:18
有沒(méi)有人遇到在DC綜合后分析建立時(shí)間時(shí)序，關(guān)鍵路徑時(shí)序違例是因?yàn)槠鹗键c(diǎn)是在時(shí)鐘的下降沿開始驅(qū)動(dòng)的，但是設(shè)計(jì)中都是時(shí)鐘上升沿觸發(fā)的。在線等待各位大牛解惑！很急 求大神幫忙！
2015-01-04 15:17:16
PLL jitter 對(duì)建立時(shí)間和保持時(shí)間有什么樣的影響？哪位大神給解答下
2015-10-30 11:16:30
VGA驅(qū)動(dòng)接口時(shí)序設(shè)計(jì)之4建立和保持時(shí)間分析本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt 下面我們可以
2019-04-10 06:33:34
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？為什么觸發(fā)器要滿足建立時(shí)間和保持時(shí)間？
2021-09-28 08:51:33
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？為什么觸發(fā)器要滿足建立時(shí)間和保持時(shí)間？什么是亞穩(wěn)態(tài)？為什么兩級(jí)觸發(fā)器可以防止亞穩(wěn)態(tài)傳播？
2021-08-09 06:14:00
什么叫建立時(shí)間,保持時(shí)間,和恢復(fù)時(shí)間
2017-04-08 16:52:35
1、FPGA中的時(shí)序約束--從原理到實(shí)例 基本概念 建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念，同樣在芯片電路時(shí)序分析中也存在?！ ‰娐分械?b class="flag-6" style="color: red">建立時(shí)間和保持時(shí)間其實(shí)跟生活中的紅綠燈很像
2022-11-15 15:19:27
。這種方法把準(zhǔn)確性和精確度建立在波形生成器和采樣保持電路的相對(duì)速度上。 受測(cè)器件的步進(jìn)輸入 本文中，建立時(shí)間是指使用某個(gè)理想步進(jìn)輸入，到受測(cè)器件（DUT）進(jìn)入并維持在某個(gè)規(guī)定誤差范圍（終值對(duì)稱）內(nèi)
2012-07-30 17:36:20
的工作時(shí)鐘，通過(guò)調(diào)整sdram_clk的相位就能調(diào)整時(shí)序，從而滿足建立時(shí)間和保持時(shí)間的要求。那么sdram_clk如何產(chǎn)生呢？可以通過(guò)PLL來(lái)產(chǎn)生，PLL可以保證頻率相同、相位偏移量，所以該系統(tǒng)的結(jié)構(gòu)
2016-09-13 21:58:50
關(guān)于數(shù)字IC的建立時(shí)間以及保持時(shí)間你想知道的都在這
2021-09-18 07:24:40
接口的光以太網(wǎng)數(shù)據(jù)通信就正常了。 這里闡述了時(shí)序分析基礎(chǔ)，說(shuō)明概念的同時(shí)進(jìn)行了時(shí)序分析，通過(guò)時(shí)序分析理解建立時(shí)間和保持時(shí)間。希望大家閱讀本文之后可以對(duì)FPGA時(shí)序分析有進(jìn)一步的了解。
2018-04-03 11:19:08
建立時(shí)間測(cè)量的采樣保持方法測(cè)試裝置存在哪些局限性？
2021-04-09 06:08:05
建立時(shí)間（Setup Time）是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)之前，數(shù)據(jù)保持穩(wěn)定不變的時(shí)間?！ ≥斎胄盘?hào)應(yīng)該提前時(shí)鐘上升沿（如上升沿有效）Tsu時(shí)間到達(dá)芯片，這個(gè) Tsu就是建立時(shí)間。如果不滿足建立時(shí)間
2021-07-26 07:36:01
請(qǐng)問(wèn)，對(duì)于觸發(fā)器的時(shí)鐘信號(hào)，建立時(shí)間和保持時(shí)間有要求嗎？剛看到一個(gè)門控時(shí)鐘產(chǎn)生毛刺的反例，（如下圖）想到了這個(gè)問(wèn)題。若此時(shí)鐘信號(hào)毛刺極小，有沒(méi)有可能被觸發(fā)器忽略呢？為什么呢？如果有可能小到什么程度會(huì)被忽略呢？
2012-01-27 18:44:58
建立時(shí)間是什么意思？精確測(cè)量ADC驅(qū)動(dòng)電路建立時(shí)間
2021-04-14 06:29:09
一般運(yùn)算放大器的datasheet都會(huì)給出0.01%建立時(shí)間（有的給出0.1%建立時(shí)間），比如ADA4897，給出2V階躍測(cè)試時(shí)0.01%建立時(shí)間為90 ns。因此對(duì)于單運(yùn)放電路來(lái)說(shuō)，建立時(shí)間可以
2018-11-13 15:08:15
16444_[。只有降低SPI頻率到20MHz才ok。（2）問(wèn)題分析：通過(guò)示波器測(cè)量，發(fā)現(xiàn)DM9051的cs建立時(shí)間和保持時(shí)間很緊張，其它信號(hào)質(zhì)量和時(shí)序ok，需要增加cs的建立時(shí)間和保持時(shí)間來(lái)試試。（3
2023-02-15 06:55:16
T2max,最小為T2min。問(wèn)，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件
2019-09-09 17:19:55
在PCB走線的延時(shí)，因此上圖只是一個(gè)理想過(guò)程，即沒(méi)有考慮PCB走線的延時(shí)，而我們的時(shí)序分析工具確實(shí)將其考慮在內(nèi)了，所以，我們的FPGA建立時(shí)間，除了包括數(shù)據(jù)保持穩(wěn)定的時(shí)間外，還應(yīng)加上這段走線延時(shí)的時(shí)間
2015-03-31 10:35:18
FPGA內(nèi)部的走線延遲，時(shí)鐘延遲等等，這里我們添加的時(shí)序約束，就相當(dāng)于我們?cè)跊](méi)有下板之前，通過(guò)計(jì)算，來(lái)模擬仿真下板后的延遲情況，并通過(guò)時(shí)序報(bào)告查看有哪些違規(guī)路徑，以及建立保持時(shí)間不平衡的情況，通過(guò)時(shí)序
2015-03-31 10:20:00
該文簡(jiǎn)要討論了環(huán)路性能(建立時(shí)間，相位噪聲和雜散信號(hào))和環(huán)路參數(shù)(帶寬，相位裕度等)的相互關(guān)系。提出并分析了一種自適應(yīng)的具有快速建立時(shí)間的鎖相環(huán)結(jié)構(gòu)及其關(guān)鍵模塊(鑒相
2010-04-23 08:33:53
20 該文提出一種基于時(shí)間約束的FPGA數(shù)字水印技術(shù)，其基本思想是將準(zhǔn)備好的水印標(biāo)記嵌人非關(guān)鍵路徑上的時(shí)間約束來(lái)定制最終的下載比特流文件，同時(shí)并不改變?cè)O(shè)計(jì)的原始性能.這一方
2010-06-09 07:45:497 基本概念：線與邏輯、鎖存器、緩沖器、建立時(shí)間、緩沖時(shí)間
基本概念：線與邏輯、鎖存器、緩沖器、建立時(shí)間、緩沖時(shí)間
標(biāo)簽/分類：
2007-08-21 15:17:271169 時(shí)延和建立時(shí)間setup在ADC電路中的區(qū)別:對(duì)于大多數(shù) ADC 用戶來(lái)說(shuō)，“時(shí)延”和“建立時(shí)間”這兩個(gè)術(shù)語(yǔ)有時(shí)可以互換。但對(duì)于 ADC 設(shè)計(jì)人員而言，他們非常清楚
2007-11-22 23:33:071430 為實(shí)現(xiàn)高速DAC的最佳性能，必須滿足一定的建立和保持時(shí)間要求。在200 MSPS至250 MSPS的時(shí)鐘速率下，FPGA/ASIC/DAC的全部時(shí)序預(yù)算并不是一件小事。客戶若要完成時(shí)序驗(yàn)證，必須清楚列出并
2011-11-24 14:20:3533 FPGA時(shí)序約束方法很好地資料，兩大主流的時(shí)序約束都講了！
2015-12-14 14:21:2519 建立時(shí)間和保持時(shí)間貫穿了整個(gè)時(shí)序分析過(guò)程。只要涉及到同步時(shí)序電路，那么必然有上升沿、下降沿采樣，那么無(wú)法避免setup-time 和 hold-time這兩個(gè)概念。 1. 什么是setup-time
2017-02-08 14:48:114928 今天，我們將介紹兩種相關(guān)的動(dòng)態(tài)參數(shù) — 壓擺率與建立時(shí)間。如欲了解更多有關(guān)靜態(tài)和動(dòng)態(tài)參數(shù)的不同之處，敬請(qǐng)參閱本文。
2018-07-10 16:14:005294 
，您經(jīng)常需要定義時(shí)序和布局約束。我們了解一下在基于賽靈思 FPGA 和 SoC 設(shè)計(jì)系統(tǒng)時(shí)如何創(chuàng)建和使用這兩種約束。 時(shí)序約束 最基本的時(shí)序約束定義了系統(tǒng)時(shí)鐘的工作頻率。然而，更高級(jí)的約束能建立時(shí)鐘路徑之間
2017-11-17 05:23:012417 
和底層工具Planahead實(shí)現(xiàn)高速串并轉(zhuǎn)換中數(shù)據(jù)建立時(shí)間和保持時(shí)間的要求，實(shí)現(xiàn)并行數(shù)據(jù)的正確輸出。最后通過(guò)功能測(cè)試和時(shí)序測(cè)試，驗(yàn)證了設(shè)計(jì)的正確性。此方法可適用于高端和低端FPGA，提高了系統(tǒng)設(shè)計(jì)的靈活性，降低了系統(tǒng)的成本。
2017-11-17 12:27:016488 
FPGA中的時(shí)序問(wèn)題是一個(gè)比較重要的問(wèn)題，時(shí)序違例，尤其喜歡在資源利用率較高、時(shí)鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念，同樣在芯片電路時(shí)序分析中也存在。
2019-12-23 07:02:004100 
FPGA中的時(shí)序問(wèn)題是一個(gè)比較重要的問(wèn)題，時(shí)序違例，尤其喜歡在資源利用率較高、時(shí)鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念，同樣在芯片電路時(shí)序分析中也存在。
2019-12-23 07:01:001894 
時(shí)鐘是FPGA設(shè)計(jì)中最重要的信號(hào)，FPGA系統(tǒng)內(nèi)大部分器件的動(dòng)作都是在時(shí)鐘的上升沿或者下降沿進(jìn)行。
2019-06-19 15:04:175601 
首先來(lái)看什么是時(shí)序約束，泛泛來(lái)說(shuō)，就是我們告訴軟件（Vivado、ISE等）從哪個(gè)pin輸入信號(hào)，輸入信號(hào)要延遲多長(zhǎng)時(shí)間，時(shí)鐘周期是多少，讓軟件PAR（Place and Route）后的電路能夠
2020-01-28 17:34:003077 
本篇仿真介紹放大器的建立時(shí)間，也稱為上升時(shí)間。它是高速放大電路、或在SARADC驅(qū)動(dòng)電路設(shè)計(jì)時(shí)，需要謹(jǐn)慎評(píng)估的參數(shù)。
2021-02-15 16:37:005258 
AN-359：運(yùn)算放大器的建立時(shí)間
2021-04-29 15:28:463 約束條件可以使綜合布線工具調(diào)整映射和布局布線過(guò)程，使設(shè)計(jì)達(dá)到時(shí)序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線工具輸入信號(hào)在時(shí)鐘之前什么時(shí)候準(zhǔn)備好，綜合布線工具就可以根據(jù)這個(gè)約束調(diào)整與IPAD相連的Logic Circuitry的綜合實(shí)現(xiàn)過(guò)程，使結(jié)果滿足FFS的建立時(shí)間要求。 附加時(shí)序
2021-09-30 15:17:464401 約束條件可以使綜合布線工具調(diào)整映射和布局布線過(guò)程，使設(shè)計(jì)達(dá)到時(shí)序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線工具輸入信號(hào)在時(shí)鐘之前什么時(shí)候準(zhǔn)備好，綜合布線工具就可以根據(jù)這個(gè)約束調(diào)整與IPAD相連的Logic Circuitry的綜合實(shí)現(xiàn)過(guò)程，使結(jié)果滿足FFS的建立時(shí)間要求。 附加時(shí)序
2021-10-11 10:23:094861 
同步電路系統(tǒng)設(shè)計(jì)將系統(tǒng)狀態(tài)的變化與時(shí)鐘信號(hào)同步，并通過(guò)這種理想化的方式降低電路設(shè)計(jì)難度。同步電路設(shè)計(jì)是FPGA設(shè)計(jì)的基礎(chǔ)。
2022-02-26 16:59:442590 
上一篇《FPGA時(shí)序約束分享01_約束四大步驟》一文中，介紹了時(shí)序約束的四大步驟。
2022-03-18 10:29:281323 
時(shí)間裕量包括建立時(shí)間裕量和保持時(shí)間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。什么意思呢？即保持最低要求的建立時(shí)間或保持時(shí)間所多出的時(shí)間，那么“裕量”越多，意味著時(shí)序約束越寬松。
2022-08-04 17:45:04657 對(duì)于建立時(shí)間和保持時(shí)間本文就不再過(guò)多敘述，可參考【FPGA】幾種時(shí)序問(wèn)題的常見解決方法-------3，可以說(shuō)在數(shù)字高速信號(hào)處理中最基本的概念就是建立時(shí)間和保持時(shí)間，而我們要做的就是解決亞穩(wěn)態(tài)問(wèn)題和傳輸穩(wěn)定問(wèn)題。
2022-12-13 11:03:58225 時(shí)間裕量包括建立時(shí)間裕量和保持時(shí)間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。
2023-02-06 11:06:03256 一個(gè)風(fēng)險(xiǎn)（時(shí)序報(bào)告是按照工藝、電壓以及溫度的上下限給出的結(jié)果）。當(dāng)違例數(shù)較多，也就意味著設(shè)計(jì)在實(shí)際環(huán)境中出現(xiàn)問(wèn)題的概率也會(huì)越大。? ? ? 時(shí)間裕量包括建立時(shí)間裕量和保持時(shí)間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。什
2023-03-17 03:25:03426 運(yùn)算放大器建立時(shí)間是保證數(shù)據(jù)采集系統(tǒng)性能的關(guān)鍵參數(shù)。為了實(shí)現(xiàn)精確的數(shù)據(jù)采集，運(yùn)算放大器輸出必須在A/D轉(zhuǎn)換器能夠準(zhǔn)確數(shù)字化數(shù)據(jù)之前建立。然而，建立時(shí)間通常不是一個(gè)容易測(cè)量的參數(shù)。
2023-06-17 10:37:54368 
??本文主要介紹了建立時(shí)間和保持時(shí)間。
2023-06-21 14:38:261081 
FPGA開發(fā)過(guò)程中，離不開時(shí)序約束，那么時(shí)序約束是什么？簡(jiǎn)單點(diǎn)說(shuō)，FPGA芯片中的邏輯電路，從輸入到輸出所需要的時(shí)間，這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成，更詳細(xì)一點(diǎn)，即需要滿足建立和保持時(shí)間。
2023-06-26 14:42:10344 在時(shí)序電路設(shè)計(jì)中，建立時(shí)間/保持時(shí)間可以說(shuō)是出現(xiàn)頻率最高的幾個(gè)詞之一了，人們對(duì)其定義已經(jīng)耳熟能詳，對(duì)涉及其的計(jì)算（比如檢查時(shí)序是否正確，計(jì)算最大頻率等）網(wǎng)上也有很多。
2023-06-27 15:43:554597 
建立時(shí)間和保持時(shí)間是SOC設(shè)計(jì)中的兩個(gè)重要概念。它們都與時(shí)序分析有關(guān)，是確保芯片正常工作的關(guān)鍵因素。
2023-08-23 09:44:55390 信號(hào)經(jīng)過(guò)傳輸線到達(dá)接收端之后，就牽涉到建立時(shí)間和保持時(shí)間這兩個(gè)時(shí)序參數(shù)，它們表征了時(shí)鐘邊沿觸發(fā)前后數(shù)據(jù)需要在鎖存器的輸入持續(xù)時(shí)間，是接收器本身的特性。簡(jiǎn)而言之，時(shí)鐘邊沿觸發(fā)前，要求數(shù)據(jù)必須存在一段時(shí)間，這就是器件需要的建立時(shí)間；
2023-09-04 15:16:19392 
文件提到兩種setup/hold測(cè)量方式：10% push-up和pass/fail，按照TSMC說(shuō)法，前者會(huì)更樂(lè)觀一些，因此如果是采用前者（10% push-up）的測(cè)量方式得到建立時(shí)間和保持時(shí)間，需要十份小心時(shí)序裕量是否足夠，最好人為添加margin。
2023-12-05 11:19:38696 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論