在高速系統(tǒng)中FPGA時序約束不止包括內(nèi)部時鐘約束，還應(yīng)包括完整的IO時序約束和時序例外約束才能實(shí)現(xiàn)PCB板級的時序收斂。因此，FPGA時序約束中IO口時序約束也是一個重點(diǎn)。只有約束正確才能在高速情況下保證FPGA和外部器件通信正確。
2022-09-27 09:56:09
1382 會有比較詳細(xì)的結(jié)構(gòu)圖，因?yàn)槭切氯藢τ谡屹Y料解決問題，還是比較弱，往往無從下手）2. 想對FPGA的IO，設(shè)計(jì)成可配置的形式，可以當(dāng)普通IO口使用，有輸入輸出，也可以配置成復(fù)用模式，可配置成復(fù)用功能，復(fù)用輸入功能好像會遇到扇入的問題，大家有沒有比較好的思路。
2015-10-31 20:13:49
FPGA+DA怎么實(shí)現(xiàn)調(diào)相呢，不是數(shù)字調(diào)制。就是用一個正弦波的峰值來控制載波的相位，這個要怎么在FPGA中實(shí)現(xiàn)呢？希望大神能給個思路，我開始是想調(diào)制波直接用DDS IP核生成，然后用起幅值作為地址去查找表，表中存的是載波幅值，然后輸出，但是結(jié)果一直不對。
2017-06-29 16:00:24
一般涉及到數(shù)字處理和邏輯控制都用DSP加FPGA實(shí)現(xiàn)，最近想用FPGA實(shí)現(xiàn)數(shù)字處理和邏輯控制，聽搞通信的說多加幾個門就可以了，數(shù)字處理時鐘要求25MHZ，請高手指點(diǎn)一下。
2013-04-05 10:01:31
可以兼容多種不同的電壓標(biāo)準(zhǔn)，也有豐富的IO。
其次，FPGA的功能命名規(guī)則。功能命名規(guī)則每個廠家都會自己的一套規(guī)則，但都大同小異，我們重點(diǎn)來講述一下xilinx的命名（xilinx的文檔是行業(yè)標(biāo)桿
2023-11-03 11:08:33
多種不同的電壓標(biāo)準(zhǔn)，也有豐富的IO。首先，FPGA的IO物理命名規(guī)則，也就是我們做管腳約束時候的命名，芯片通常是長方體或者正方體，所以命名通常采用字母+數(shù)字組合的方式，從上到下是字母（A,B,C,D
2019-07-18 14:26:01
請問，DAC的dma請求具體怎么實(shí)現(xiàn)？手冊說的挺簡單，dma的 源 目的是什么？？正如例程中的梯形波，dma實(shí)現(xiàn)了一數(shù)據(jù)到dac寄存器的傳送，又有Dac_dma的使能是什么？？
2019-04-28 06:15:55
請問一下AD7760的并行IO接口和控制IO接口能不能與MCU的IO直接連接呢？MCU的IO電平是3.3V。AD7760看了是差分信號輸入，有沒有大神做過單端輸入呢？誤差這方面怎樣呢？能不能達(dá)到0.001%呢？
2018-07-31 12:42:55
問題如標(biāo)題，使用Xilinx 6系列FPGA控制DAC芯片AD9745，FPGA引腳電平為2.5V，但是DAC芯片的數(shù)字IO供電電壓為3.3V，兩者直連會不會有問題，FPGA內(nèi)的數(shù)據(jù)能否正確的被
2018-09-17 15:20:43
片DAC，有些DAC芯片兩路信號相位，幅度均一致；有些芯片兩路輸出相位差異很大；請問，AD9783芯片是否有兩路相位同步的功能？如何實(shí)現(xiàn)兩路相同信號相位同步？r如何實(shí)現(xiàn)多片DAC之間的同步？感謝解答！
2019-02-28 14:49:44
請問CPLD/FPGA上電初始時IO口的狀態(tài)是怎么樣的呢？
2023-04-23 14:26:44
. 數(shù)字電平可能容易，但是如果想實(shí)現(xiàn)模擬電平，可以嗎？
下次使用的時候，希望能夠通過編程修改這種對應(yīng)關(guān)系，同時想問問，如果FPGA可以實(shí)現(xiàn)，那么還有別的元器件可以實(shí)現(xiàn)嗎？
請問CPLD或者FPGA能夠實(shí)現(xiàn)任意的IO口對聯(lián)嗎？數(shù)字方式的可以話，那么模擬方式的也可以嗎？
2023-04-23 14:19:12
求助FM調(diào)制器的FPGA實(shí)現(xiàn)，對FPGA這些完全不了解，在網(wǎng)上看可以用DDS技術(shù)實(shí)現(xiàn)FM的數(shù)字調(diào)制，就在書上按照步驟先做了產(chǎn)生正弦波分頻模塊尋址模塊數(shù)據(jù)存儲模塊，但編譯不能通過，也不知道該怎樣進(jìn)行頻率調(diào)制，請問該怎樣實(shí)現(xiàn)頻率的調(diào)制，請問有人寫過頻率調(diào)制的verilog代碼嗎，急求，謝謝
2019-03-16 11:43:26
請問，adau1452如何實(shí)現(xiàn)echo（回聲）功能呢？謝謝
2018-08-03 06:14:31
請問，adau1452如何實(shí)現(xiàn)echo（回聲）功能呢？謝謝
2023-11-29 07:20:01
請問一下FPGA如何實(shí)現(xiàn)別的芯片的管腳連接的呢？
2023-04-23 11:39:44
請問一下FPGA如何實(shí)現(xiàn)別的芯片的管腳連接的呢？
2023-04-23 11:40:17
DAC是如何去定義的？DAC地功能有哪些？怎樣去使用DAC的功能呢？
2021-11-15 06:28:40
請問有人用FPGA讀過數(shù)字mens麥克風(fēng)的pdm信號嘛？最近在用fpga做音頻的采集，之前沒接觸過音頻編碼，不知道是不是用io口模擬spi協(xié)議就能讀麥克風(fēng)陣列的pdm信號，請大神指導(dǎo)。
2016-10-24 22:16:20
Virtex-5 給它提供DAC 的DACCLK。v5 FPGA 可以輸出是 供電電壓為2.5V的LVPECL，請問能否按FPGA上給的連接方式與DAC3164的DACCLK管腳相連？
2019-06-13 06:41:07
如題，新唐M451的DAC功能，通過運(yùn)放控制LED，當(dāng)使能DAC時，一切正常，不過因?yàn)榧词拱?b class="flag-6" style="color: red">DAC_OUT設(shè)為0，LED也會微弱亮光，所以想禁止DAC來完全關(guān)閉輸出，沒想到禁止后，DAC的IO腳卻有1.5V電壓，而不是0V，請問哪位大俠知道這是什么情況？
2023-06-28 07:59:43
想試試新唐的MCU，但發(fā)現(xiàn)只有少量MCU帶了DAC。
新唐是出于什么考慮不帶DAC模塊呢？
大家用新唐MCU的時候，又是怎么實(shí)現(xiàn)快速DAC的呢？
2023-06-27 06:50:07
DAC是什么？STM32 DAC功能是如何實(shí)現(xiàn)輸出音頻波形的？
2021-11-15 07:18:19
使用stm32 USB功能 控制自身IO口實(shí)現(xiàn)通信（發(fā)送與接收）功能，即USB連接電腦，兩個IO口分別連接下位機(jī)的發(fā)送與接收端，實(shí)現(xiàn)上位機(jī)控制與下位機(jī)數(shù)據(jù)上傳的功能，上行速率（I口接收）1Mbps
2019-01-04 09:19:09
的實(shí)現(xiàn)方法我們用一個臺PC去解碼MP3，然后把信號發(fā)送到用1位數(shù)模轉(zhuǎn)換（DAC）設(shè)置成的FPGA傷。音頻輸出 我們需要一個DAC（數(shù)字-模擬轉(zhuǎn)換器）FPGA（數(shù)字）連接到揚(yáng)聲器（模擬）。傳統(tǒng)的做法
2012-03-15 09:55:03
一個單音信號分2路由FPGA輸入到DAC，然后在頻譜儀上面看為何頻譜不對呢？請問為何
2015-07-11 20:07:34
串口IO口映射功能是指什么？串口IO口映射功能該如何去實(shí)現(xiàn)呢？
2021-12-13 07:07:24
通過編程來改變內(nèi)部結(jié)構(gòu)的芯片。FPGA 功能實(shí)現(xiàn)：需要通過編程即設(shè)計(jì)硬件描述語言，經(jīng)過 EDA 工具編譯、
2022-01-25 06:45:52
什么是數(shù)字中頻？FPGA怎么實(shí)現(xiàn)數(shù)字中頻？
2021-05-08 08:05:40
如圖，我想做一個音樂播放電路。用上位機(jī)解碼經(jīng)串口發(fā)給FPGA，再由fpga控制12位dac芯片輸出模擬信號經(jīng)濾波放大后輸出到揚(yáng)聲器。請問這么做可行嗎？各位有沒有相關(guān)資料或經(jīng)驗(yàn)呢？
2015-08-05 11:55:00
請問STM32F103VET6有沒有DAC的功能啊?如果有,為什么會沒有DAC輸出啊? 這事搞了我兩天了,自已實(shí)在找不出下面哪里錯了,怎么會沒有DA輸出呢?DAC輸出引腳為PA4(DAC
2018-08-27 17:23:40
DSP技術(shù)廣泛應(yīng)用于各個領(lǐng)域，但傳統(tǒng)的數(shù)字信號處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標(biāo)的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實(shí)現(xiàn)數(shù)字信號處理系統(tǒng)，具有很強(qiáng)的實(shí)時性和靈活性，因此利用FPGA實(shí)現(xiàn)數(shù)字信號處理成為數(shù)字信號處理領(lǐng)域的一種新的趨勢。
2019-10-17 08:12:27
首先我們要知道哪些io口可以實(shí)現(xiàn)中斷。一、基本那么什么是中斷呢。我們可以認(rèn)為是放下目前要做的事A，去做另外的事B，做完B后再回來繼續(xù)做A。比如說我們要寫一個程序，中途渴了要去喝水，我們喝完水后再繼續(xù)
2021-11-29 07:03:46
FPGA數(shù)字信號處理——基于FPGA和高速DAC的DDS設(shè)計(jì)與頻率調(diào)制（一）——X現(xiàn)如今，隨著高速模數(shù)-數(shù)模轉(zhuǎn)換技術(shù)和FPGA的發(fā)展。FPGA的高速性、并行性、高數(shù)據(jù)吞吐量與高速數(shù)模-模數(shù)轉(zhuǎn)換技術(shù)
2021-07-23 08:06:59
內(nèi)容：1.掌握Verilog語法及使用方法，初步了解FPGA的基本工作原理及其他簡單數(shù)字系統(tǒng)的系統(tǒng)級設(shè)計(jì)方法，學(xué)會如何利用FPGA實(shí)現(xiàn)實(shí)際的各種功能。 2.采用Labview實(shí)現(xiàn)上位機(jī)程序編寫，實(shí)現(xiàn)
2016-04-19 20:33:42
本帖最后由 kandy286 于 2013-11-8 00:33 編輯
剛學(xué)FPGA，用FPGA+DAC設(shè)計(jì)的DDS，已實(shí)現(xiàn)調(diào)頻，調(diào)相功能。可是調(diào)幅該怎么控制呢？有種方案是改變DAC的參考電壓
2013-11-08 00:32:04
1、基于FPGA設(shè)計(jì)實(shí)現(xiàn)一個多功能數(shù)字鐘在FPGA中設(shè)計(jì)實(shí)現(xiàn)一個多功能數(shù)字鐘，具備以下功能：準(zhǔn)確計(jì)時。能顯示時、分、秒，小時的計(jì)時為24進(jìn)制，分和秒的計(jì)時為60進(jìn)制。校時功能。時、分可調(diào)。準(zhǔn)點(diǎn)報時
2022-07-08 17:26:04
音頻二進(jìn)制文件是怎樣生成的？音頻功率放大器TDA2030的原理是什么？如何去實(shí)現(xiàn)基于STM32的DAC音頻輸出呢？
2021-10-27 06:44:21
，其它FPGA廠家的資料多多少少會參考xilinx）。通常xilinx 的功能命名格式為：IO_LXXY#/IO_XX。其中： ?。?） IO代表用戶IO； ?。?） L代表差分，XX代表在當(dāng)
2020-12-23 17:44:23
在FPGA中，動態(tài)相位調(diào)整（DPA）主要是實(shí)現(xiàn)LVDS接口接收時對時鐘和數(shù)據(jù)通道的相位補(bǔ)償，以達(dá)到正確接收的目的。那么該如何在低端FPGA中實(shí)現(xiàn)DPA的功能呢？
2021-04-08 06:47:08
將具有信號處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC)一旦執(zhí)行特定任務(wù)，FPGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都知道現(xiàn)實(shí)世界是以模擬信號而非數(shù)字
2019-09-19 07:51:05
如何控制FPGA燒寫時io口的電平呢？
2023-04-23 14:47:00
現(xiàn)場可編程門陣列(Field Programmable Gate Arrays，FPGA)是一種可編程使用的信號處理器件。通過改變配置信息，用戶可對其功能進(jìn)行定義，以滿足設(shè)計(jì)需求。通過開發(fā)，FPGA能夠實(shí)現(xiàn)任何數(shù)字器件的功能。與傳統(tǒng)數(shù)字電路相比，FPGA具有可編程、高集成度、高可靠性和高速等優(yōu)點(diǎn)。
2019-11-11 08:31:12
我正在嘗試將Kintex 7 FPGA與CMOS輸入DAC連接。我相信這意味著我需要使用標(biāo)準(zhǔn)IO引腳而不是GTX收發(fā)器。標(biāo)準(zhǔn)IO引腳上的最大頻率和數(shù)據(jù)速率是多少？謝謝。
2020-05-14 09:31:31
怎么實(shí)現(xiàn)基于FPGA的dac控制？
2021-11-02 07:32:32
怎么實(shí)現(xiàn)基于STM32的PWM和DAC的功能？
2021-11-19 07:53:09
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2019-08-19 06:15:33
DAC數(shù)字/模擬轉(zhuǎn)換模塊是什么？有何作用？怎樣去使用STM32中的DAC接口呢？
2021-11-25 09:03:38
怎樣通過編寫程序去實(shí)現(xiàn)數(shù)字時鐘顯示功能呢？
2022-03-01 06:53:39
內(nèi)容：1.掌握Verilog語法及使用方法，初步了解FPGA的基本工作原理及其他簡單數(shù)字系統(tǒng)的系統(tǒng)級設(shè)計(jì)方法，學(xué)會如何利用FPGA實(shí)現(xiàn)實(shí)際的各種功能。 2.采用Labview實(shí)現(xiàn)上位機(jī)程序編寫，實(shí)現(xiàn)
2016-04-19 20:44:29
結(jié)合DAC和µP監(jiān)控電路，提高模擬IO的可靠性
2009-04-16 23:34:53
18 DAC與數(shù)字電位器摘要：本應(yīng)用筆記對數(shù)/模轉(zhuǎn)換器(DAC)和數(shù)字電位進(jìn)行了對比，傳統(tǒng)的數(shù)字電位器用于替代機(jī)械電位器。隨著分辨率的提高和功能的增多，數(shù)字電位器
2009-11-16 11:45:2162 用matlab來實(shí)現(xiàn)fpga功能的設(shè)計(jì)
摘要：System Generator for DSP是Xilinx公司開發(fā)的基于Matlab的DSP開發(fā)工具?熗?時也是一個基于FPGA的信號處理建模和設(shè)計(jì)工具。
2008-01-16 18:10:5411207 
基于FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC技術(shù)
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)
2010-05-25 09:39:101309 
本文介紹基于FPGA實(shí)現(xiàn)二次群數(shù)字信號的分接部分的功能，包括幀頭捕獲、幀丟失告警、基群信號提取，去除插入碼、負(fù)碼速調(diào)整等二次群分接的關(guān)鍵技術(shù)。
2011-08-21 17:55:17850 
本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計(jì)中常用軟件簡介、用fpga實(shí)現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實(shí)現(xiàn)、不同結(jié)構(gòu)
2011-11-04 15:50:120 在Quartus Ⅱ開發(fā)環(huán)境下,用Verilog HDL硬件描述語言設(shè)計(jì)了一個可以在FPGA芯片上實(shí)現(xiàn)的數(shù)字時鐘. 通過將設(shè)計(jì)代碼下載到FPGA的開發(fā)平臺Altera DE2開發(fā)板上進(jìn)行了功能驗(yàn)證. 由于數(shù)字時鐘的通用
2011-11-29 16:51:43178 本文以FPGA平臺為基礎(chǔ)，在QuartusⅡ開發(fā)環(huán)境下設(shè)計(jì)開發(fā)多功能數(shù)字鐘。數(shù)字鐘實(shí)現(xiàn)計(jì)時\校時\整點(diǎn)報時\世界時鐘功能.
2012-12-18 11:51:0333158 基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)技術(shù)論文
2015-10-30 10:38:359 本書比較全面地闡述了fpga在數(shù)字信號處理中的應(yīng)用問題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計(jì)中常用軟件簡介、用fpga實(shí)現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4644 dac0832ad08098259a，825382508255等芯片的fpga實(shí)現(xiàn)及仿真
2016-01-20 15:12:4713 Xilinx FPGA工程例子源碼：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)
2016-06-07 15:07:4537 基于FPGA的數(shù)字時鐘設(shè)計(jì)，可實(shí)現(xiàn)鬧鐘的功能，可校時。
2016-06-23 17:15:5964 基于8051的Proteus仿真-DAC0808實(shí)現(xiàn)數(shù)字調(diào)壓
2016-09-01 23:28:1427 數(shù)字信號處理的FPGA實(shí)現(xiàn)
2016-12-14 22:08:2532 基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)
2016-12-16 22:23:0014 基于FPGA的全數(shù)字FQPSK調(diào)制器實(shí)現(xiàn)_楊峰
2017-03-19 11:38:262 能夠實(shí)現(xiàn)任何 數(shù)字器件的功能。與傳統(tǒng)數(shù)字電路相比，FPGA 具有可編程、高集成度、高可靠性和高速等優(yōu)點(diǎn)。 世界時鐘模塊的工作原理及設(shè)計(jì)實(shí)現(xiàn) 本設(shè)計(jì)中加入了世界時鐘模塊，能夠?qū)⒈本r間快速轉(zhuǎn)換為格林威治標(biāo)準(zhǔn)時。北京位于東八區(qū)，格林威治 位于本初子午線附近，北京時間比格
2017-11-30 14:57:3073 本系統(tǒng)由FPGA、單片機(jī)控制模塊、鍵盤、LCD 液晶顯示屏、DAC輸出電路和末級放大電路構(gòu)成。僅用單片FPGA 就實(shí)現(xiàn)了直接數(shù)字頻率合成技術(shù)（DDS），產(chǎn)生穩(wěn)幅正弦波，并在數(shù)字域實(shí)現(xiàn)了AM、FM
2019-10-18 17:31:2513 近年來，數(shù)字AM調(diào)制技術(shù)應(yīng)用越來越廣泛，具體應(yīng)用中多采用專用的調(diào)制芯片完成。文中介紹一種在FPGA中實(shí)現(xiàn)數(shù)字AM調(diào)制的方法，采用該方法設(shè)計(jì)的系統(tǒng)具有使用靈活、擴(kuò)展性強(qiáng)、便于集成等優(yōu)點(diǎn)。文中先討
2020-07-31 17:50:2219 在高速系統(tǒng)中FPGA時序約束不止包括內(nèi)部時鐘約束，還應(yīng)包括完整的IO時序約束利序例外約束才能實(shí)現(xiàn)PCB板級的時序收斂。因此，FPGA時序約束中IO口時序約束也是重點(diǎn)。只有約東正確才能在高速情況下保證FPGA和外部器件通信正確
2021-01-13 17:13:0011 介紹IO口與FPGA管腳對應(yīng)關(guān)系表。
2021-03-18 10:02:2612 FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)圖文稿(ltspice 放置電源)-該文檔為FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)圖文稿資料，講解的還不錯，感興趣的可以下載看看…………………………
2021-07-26 12:17:0210 FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)(單片機(jī)電源維修)-該文檔為FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)資料，講解的還不錯，感興趣的可以下載看看…………………………
2021-07-26 12:18:4818 FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)修訂稿(空調(diào)電源芯片)-該文檔為FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)修訂稿資料，講解的還不錯，感興趣的可以下載看看…………………………
2021-07-26 13:13:5610 數(shù)字信號處理的FPGA實(shí)現(xiàn).第3版英文
2021-10-18 10:55:320 假設(shè)方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值，也就是方波的平均電壓(與占空比有關(guān))，諧波次數(shù)為1代表頻率為f0的正弦波分量的幅值，3代表，3*f0的正弦波分量幅值，以此類推。
2022-12-07 10:31:011049 工作方式； IO串并轉(zhuǎn)換資源：分析IO資源如何實(shí)現(xiàn)串并轉(zhuǎn)換。 其中第二、三系列是對第一系列中的部分內(nèi)容進(jìn)行更進(jìn)一步的詳細(xì)描述。本篇是對于第一個系列——IO資源進(jìn)行部分描述，共分為幾個章節(jié)進(jìn)行具體闡述。 FPGA IO資源的基本單元架構(gòu)為一個個 IO tile ，下圖為 IO tile 的結(jié)構(gòu)
2022-12-13 13:20:061099 引言：上一篇文章我們介紹了通過添加電阻器、場效應(yīng)晶體管（FET）開關(guān)、電平轉(zhuǎn)換器甚至其他Xilinx FPGA等選項(xiàng)實(shí)現(xiàn)HP Bank IO與2.5V/3.3V外設(shè)對接的方法。本文介紹利用TI公司TXS0108實(shí)現(xiàn)FPGA IO Bank接不同外設(shè)IO接口電壓轉(zhuǎn)換。
2023-05-16 09:02:502100 
FPGA（可編程邏輯門陣列）是一種集成電路芯片，具有可編程的數(shù)字邏輯功能。多功能數(shù)字鐘系統(tǒng)利用FPGA技術(shù)實(shí)現(xiàn)了時鐘的顯示、計(jì)時、報時等功能。本文將詳細(xì)介紹FPGA多功能數(shù)字鐘系統(tǒng)
2024-01-02 16:50:57252
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論