電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>可編程邏輯>請(qǐng)問FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能呢?

請(qǐng)問FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能呢?

收藏0

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

请按住滑块,拖动到最右边
了解新功能

查看更多

相關(guān)推薦

FPGAIO口時(shí)序約束分析

  在高速系統(tǒng)中FPGA時(shí)序約束不止包括內(nèi)部時(shí)鐘約束,還應(yīng)包括完整的IO時(shí)序約束和時(shí)序例外約束才能實(shí)現(xiàn)PCB板級(jí)的時(shí)序收斂。因此,FPGA時(shí)序約束中IO口時(shí)序約束也是一個(gè)重點(diǎn)。只有約束正確才能在高速情況下保證FPGA和外部器件通信正確。
2022-09-27 09:56:091382

FPGA IO設(shè)計(jì)

會(huì)有比較詳細(xì)的結(jié)構(gòu)圖,因?yàn)槭切氯藢?duì)于找資料解決問題,還是比較弱,往往無從下手)2. 想對(duì)FPGAIO,設(shè)計(jì)成可配置的形式,可以當(dāng)普通IO口使用,有輸入輸出,也可以配置成復(fù)用模式,可配置成復(fù)用功能,復(fù)用輸入功能好像會(huì)遇到扇入的問題,大家有沒有比較好的思路。
2015-10-31 20:13:49

FPGA+DA怎么實(shí)現(xiàn)調(diào)相,不是數(shù)字調(diào)制

FPGA+DA怎么實(shí)現(xiàn)調(diào)相,不是數(shù)字調(diào)制。就是用一個(gè)正弦波的峰值來控制載波的相位,這個(gè)要怎么在FPGA實(shí)現(xiàn)?希望大神能給個(gè)思路,我開始是想調(diào)制波直接用DDS IP核生成,然后用起幅值作為地址去查找表,表中存的是載波幅值,然后輸出,但是結(jié)果一直不對(duì)。
2017-06-29 16:00:24

FPGA可以實(shí)現(xiàn)DSP的功能嗎?

一般涉及到數(shù)字處理和邏輯控制都用DSP加FPGA實(shí)現(xiàn),最近想用FPGA實(shí)現(xiàn)數(shù)字處理和邏輯控制,聽搞通信的說多加幾個(gè)門就可以了,數(shù)字處理時(shí)鐘要求25MHZ,請(qǐng)高手指點(diǎn)一下。
2013-04-05 10:01:31

FPGAIO

可以兼容多種不同的電壓標(biāo)準(zhǔn),也有豐富的IO。 其次,FPGA功能命名規(guī)則。功能命名規(guī)則每個(gè)廠家都會(huì)自己的一套規(guī)則,但都大同小異,我們重點(diǎn)來講述一下xilinx的命名(xilinx的文檔是行業(yè)標(biāo)桿
2023-11-03 11:08:33

FPGAIO

多種不同的電壓標(biāo)準(zhǔn),也有豐富的IO。首先,FPGAIO物理命名規(guī)則,也就是我們做管腳約束時(shí)候的命名,芯片通常是長(zhǎng)方體或者正方體,所以命名通常采用字母+數(shù)字組合的方式,從上到下是字母(A,B,C,D
2019-07-18 14:26:01

請(qǐng)問DAC的dma請(qǐng)求具體怎么實(shí)現(xiàn)?

請(qǐng)問,DAC的dma請(qǐng)求具體怎么實(shí)現(xiàn)?手冊(cè)說的挺簡(jiǎn)單,dma的 源 目的是什么??正如例程中的梯形波,dma實(shí)現(xiàn)了一數(shù)據(jù)到dac寄存器的傳送,又有Dac_dma的使能是什么??
2019-04-28 06:15:55

請(qǐng)問AD7760的并行IO接口和控制IO接口能不能與MCU的IO直接連接?

請(qǐng)問一下AD7760的并行IO接口和控制IO接口能不能與MCU的IO直接連接?MCU的IO電平是3.3V。AD7760看了是差分信號(hào)輸入,有沒有大神做過單端輸入?誤差這方面怎樣?能不能達(dá)到0.001%?
2018-07-31 12:42:55

請(qǐng)問AD9745能否用2.5VFPGA輸出

問題如標(biāo)題,使用Xilinx 6系列FPGA控制DAC芯片AD9745,FPGA引腳電平為2.5V,但是DAC芯片的數(shù)字IO供電電壓為3.3V,兩者直連會(huì)不會(huì)有問題,FPGA內(nèi)的數(shù)據(jù)能否正確的被
2018-09-17 15:20:43

請(qǐng)問AD9783芯片是否有兩路相位同步的功能?

DAC,有些DAC芯片兩路信號(hào)相位,幅度均一致;有些芯片兩路輸出相位差異很大;請(qǐng)問,AD9783芯片是否有兩路相位同步的功能?如何實(shí)現(xiàn)兩路相同信號(hào)相位同步?r如何實(shí)現(xiàn)多片DAC之間的同步?感謝解答!
2019-02-28 14:49:44

請(qǐng)問CPLD/FPGA上電初始時(shí)IO口的狀態(tài)是怎么樣的?

請(qǐng)問CPLD/FPGA上電初始時(shí)IO口的狀態(tài)是怎么樣的?
2023-04-23 14:26:44

請(qǐng)問CPLD或者FPGA能夠實(shí)現(xiàn)任意的IO口對(duì)聯(lián)嗎?

. 數(shù)字電平可能容易,但是如果想實(shí)現(xiàn)模擬電平,可以嗎? 下次使用的時(shí)候,希望能夠通過編程修改這種對(duì)應(yīng)關(guān)系,同時(shí)想問問,如果FPGA可以實(shí)現(xiàn),那么還有別的元器件可以實(shí)現(xiàn)嗎? 請(qǐng)問CPLD或者FPGA能夠實(shí)現(xiàn)任意的IO口對(duì)聯(lián)嗎?數(shù)字方式的可以話,那么模擬方式的也可以嗎?
2023-04-23 14:19:12

正在加载...