xilinx FPGA復(fù)位方法講解

推薦復(fù)位方法

? 能不復(fù)位盡量不用復(fù)位，如何判斷呢？如果某個(gè)模塊只需要上電的時(shí)候復(fù)位一次，工作中不需要再有復(fù)位操作，那么這個(gè)模塊可以不用復(fù)位，用上電初始化所有寄存器默認(rèn)值，比如reg [1:0] ff = 2'b01;這種verilog2001的方法vivado是支持的，上電后寄存器ff的值就是2'b01和你定義的是一樣的。

? 如果要復(fù)位就統(tǒng)一同步高復(fù)位。也就是說復(fù)位要跟所在時(shí)鐘同步，在時(shí)鐘上升沿的時(shí)候復(fù)位邏輯，同時(shí)還要是高電平復(fù)位邏輯，低電平正常工作。

異步復(fù)位的缺點(diǎn)

異步復(fù)位中最嚴(yán)重的問題是，如果異步復(fù)位信號在觸發(fā)器時(shí)鐘有效沿附近“釋放”（復(fù)位信號從有效變?yōu)闊o效）的話，可能會導(dǎo)致觸發(fā)器輸出的亞穩(wěn)態(tài)。

觸發(fā)器有2個(gè)重要特點(diǎn)：

1.異步復(fù)位信號釋放（對低電平有效的復(fù)位來說就是上跳沿）與緊跟其后的第一個(gè)時(shí)鐘有效沿之間，有一個(gè)必須間隔的最小時(shí)間稱為trecovery（recovery　time，恢復(fù)時(shí)間）。

重點(diǎn)！

如果異步復(fù)位釋放后馬上來了一個(gè)時(shí)鐘有效邊沿，觸發(fā)器的輸出端的值將是不確定的，可能是高電平，可能是低電平，可能處于高低電平之間，也可能處于震蕩狀態(tài)，這就叫亞穩(wěn)態(tài)?。。∪鐖D1所示，Q為觸發(fā)器輸出，復(fù)位后輸出為X。

圖1. 恢復(fù)時(shí)間不夠造成的亞穩(wěn)態(tài)

2.時(shí)鐘有效沿與緊跟其后的異步復(fù)位信號釋放之間所必須的最小時(shí)間稱為tremoval（removal　time消除時(shí)間）。，觸發(fā)器的輸出端的值將是不確定的，可能是高電平，可能是低電平，可能處于高低電平之間，也可能處于震蕩狀態(tài)，并且在未知的時(shí)刻會固定到高電平或低電平。這種狀態(tài)就稱為亞穩(wěn)態(tài)。

重點(diǎn)！

如果時(shí)鐘有效沿到來后，馬上來了異步復(fù)位信號的上跳沿（以低電平有效為例），觸發(fā)器將處于亞穩(wěn)態(tài)?。?！。如圖2所示。

圖2. 消除時(shí)間不夠造成的亞穩(wěn)態(tài)

同步復(fù)位缺點(diǎn)

總的來說同步復(fù)位并不像異步復(fù)位那樣有“硬傷”，他唯一的缺點(diǎn)就是復(fù)位信號持續(xù)時(shí)長必須大于一個(gè)時(shí)鐘周期才能保證被采到，從而能成功復(fù)位，異步復(fù)位信號只要一旦到來，立馬復(fù)位，和邊沿沒關(guān)系。所以異步復(fù)位信號更容易被識別。其實(shí)這個(gè)缺點(diǎn)也算不得缺點(diǎn)，同步復(fù)位時(shí)長一般是可以保證的，所以多數(shù)設(shè)計(jì)用同步復(fù)位是完全沒問題 的。

完美的復(fù)位方案

同步復(fù)位檢測有缺陷，釋放不會有風(fēng)險(xiǎn)；異步復(fù)位檢測很靈敏，釋放風(fēng)險(xiǎn)大，所以結(jié)合上述特點(diǎn)，采用異步復(fù)位，同步釋放的方式是最完美可靠的復(fù)位方案。也就是說異步復(fù)位信號要被同步器同步一下輸出，從而保證復(fù)位信號跟所在時(shí)鐘域同步。如下圖，復(fù)位信號到來后兩個(gè)觸發(fā)器被復(fù)位，解復(fù)位后，觸發(fā)器輸出由輸入D端打拍輸出：

圖3 . 異步高復(fù)位同步低釋放原理圖

這種方式還可以擴(kuò)展為下面的模式，虛線代表中間有n個(gè)觸發(fā)器。經(jīng)過多級打拍，復(fù)位更穩(wěn)定。但是打拍太多也沒必要，浪費(fèi)資源。

注意，兩個(gè)觸發(fā)器在代碼里面要添加如下約束，目的是為了讓這兩個(gè)觸發(fā)器盡量被編譯到同一個(gè)slice里面，減少觸發(fā)器之間的走線延遲。

完整的代碼在以下百度網(wǎng)盤鏈接，里面有注釋，建議大家編譯出來看看總合成了什么樣的電路，再次提醒，請把它當(dāng)做硬件電路看，一個(gè)always一個(gè)電路

友情提示：復(fù)位的使用對時(shí)序的影響很大，濫用復(fù)位極有可能引起時(shí)序問題。