基于TMS320C6713和EP2C5 FPGA實(shí)現(xiàn)實(shí)時(shí)視頻圖像加密系統(tǒng)的設(shè)計(jì)

引言

隨著數(shù)字通信在網(wǎng)絡(luò)中使用越來越頻繁，視頻的安全保密也顯得越來越重要。在數(shù)字通信領(lǐng)域，許多在存儲(chǔ)和傳輸中安全可靠的視頻產(chǎn)品得到廣泛應(yīng)用，例如：付費(fèi)電視、機(jī)密視頻會(huì)議和醫(yī)學(xué)圖像系統(tǒng)等。從1970年開始就有許多優(yōu)秀的密碼技術(shù)已經(jīng)確定并得到廣泛的應(yīng)用，如DES、IDEA和RSA等，同時(shí)也有許多密碼技術(shù)由于加密速度不是很快，不能直接應(yīng)用于視頻加密中。因此，為了保護(hù)傳輸中的實(shí)時(shí)視頻內(nèi)容，研究一些專門的實(shí)時(shí)視頻圖像加密算法顯得十分重要。針對(duì)上述問題，本文提出一種基于DSP+FPGA技術(shù)來實(shí)現(xiàn)實(shí)時(shí)視頻圖像加密。

1 多混沌圖像加密

多混沌圖像加密算法是通過多路選擇器選擇針對(duì)某一段數(shù)據(jù)采取哪種加密方式和密鑰，然后對(duì)明文進(jìn)行加密生成密文，多混沌圖像加密算法框架如圖1所示。多混沌圖像加密算法涉及到流加密、分組加密及多路選擇器。

1．1 流加密

流加密的密鑰是利用兩個(gè)不同的一維逐段性混沌映射x1（i+1）=F1（x1（i），p1），x2（i+1）=F2（x2（i），p2）來生成x1（i+1）和x2（i+1）兩個(gè)擬混沌軌道變量，然后利用非線性變換生成偽隨機(jī)比特序列。采用的一維逐段性混沌映射如下：

1．2 分組加密

1．3 多路選擇器

多路選擇器是利用一個(gè)一維逐段性混沌映射x3（i+1）=F3（x3（i），p3）迭代多次來生成一個(gè)混沌軌道變量x3（i+1），然后依據(jù)式（7）來生成偽隨機(jī)比特r，最后根據(jù)r來決定采用哪種加密算法，r=0時(shí)采用流加密，r=1時(shí)采用分組加密。

2 系統(tǒng)的總體設(shè)計(jì)

選用TI公司的TMS320C6713 DSP，該款DSP為高性能32位浮點(diǎn)型，其主頻可達(dá)到300MHz，處理速度高達(dá)2400MIPS，片上共有264k×8位存儲(chǔ)器，內(nèi)置2個(gè)MCASP、2個(gè)MCBSP、2個(gè)I2C、1組GPIO、2個(gè)32位定時(shí)器、1個(gè)16位主機(jī)接口HPI和32位EMIF總線。選用Altera公司CycloneII系列的EP2C5 FPGA，該款FPGA擁有4608個(gè)邏輯單元，片上共計(jì)119808比特的RAM，2個(gè)高性能的鎖相環(huán)，13個(gè)18×18的硬件乘法器以及具有142個(gè)用戶可用的IO口。

系統(tǒng)的CCD攝像頭直接與視頻解碼芯片SAA7111相連，SAA7111將采集到的模擬圖像數(shù)據(jù)轉(zhuǎn)換成RGB565格式的圖像數(shù)據(jù)，F(xiàn)PGA將接收到的圖像數(shù)據(jù)存入到SDRAM1，然后發(fā)送一個(gè)信號(hào)給DSP；FPGA同時(shí)檢測DSP對(duì)SDRAM2的數(shù)據(jù)加密完了的標(biāo)志信號(hào)，這時(shí)FPGA讀取SDRAM2中的數(shù)據(jù)，將數(shù)字圖像數(shù)據(jù)通過ADV7123轉(zhuǎn)換模擬圖像數(shù)據(jù)，通過VGA接口顯示。當(dāng)DSP得到FPGA發(fā)送過來中斷信號(hào)后讀取SDRAM1的圖像數(shù)據(jù)，然后根據(jù)多混沌加密算法對(duì)其進(jìn)行加密，然后將加密后的數(shù)據(jù)存儲(chǔ)到SDRAM1中，同時(shí)發(fā)送一個(gè)加密完成的標(biāo)志信號(hào)給FPGA。系統(tǒng)整體設(shè)計(jì)框圖如圖2所示。

2．1 FPGA子系統(tǒng)設(shè)計(jì)

FPGA子系統(tǒng)需要實(shí)現(xiàn)的功能包括SAA7111的初始化、SDRAM接口控制以及VGA實(shí)時(shí)顯示模塊。

視頻解碼芯片SAA7111在系統(tǒng)的視頻輸入處理部分，需要對(duì)其進(jìn)行合理的配置后，才能實(shí)現(xiàn)將模擬視頻信號(hào)轉(zhuǎn)換成相應(yīng)格式的數(shù)字圖像數(shù)據(jù)。SAA7111片內(nèi)有32個(gè)控制寄存器，其中20個(gè)是可編程的，F(xiàn)PGA需通過I2C接口對(duì)其進(jìn)行初始化，初始化流程圖如圖3所示。在對(duì)SAA7111進(jìn)行配置時(shí)，首先時(shí)鐘信號(hào)采用400kHz較為可靠，其次是I2C總線的開始信號(hào)、停止信號(hào)和應(yīng)答信號(hào)，再次是設(shè)置好SAA7111相應(yīng)寄存器的數(shù)據(jù)。

SDRAM的主要任務(wù)是完成圖像數(shù)據(jù)的存儲(chǔ)及加密數(shù)據(jù)輸出。FPGA控制SDRAM程序主要由命令狀態(tài)機(jī)模塊和數(shù)據(jù)傳輸2個(gè)子模塊組成。系統(tǒng)上電時(shí)需有100-200μs的等待時(shí)間，然后FPGA對(duì)其進(jìn)行初始化。在進(jìn)行完初始化之后，便可以對(duì)SDRAM進(jìn)行讀寫控制。對(duì)SDRAM進(jìn)行讀寫操作時(shí)，需先激活要讀寫的行和列，才可以對(duì)相應(yīng)的行列進(jìn)行數(shù)據(jù)讀寫，讀寫完成后FPGA將對(duì)SDRAM產(chǎn)生一個(gè)預(yù)充電的命令。

FPGA對(duì)SDRAM1和SDRAM2是采取乒乓緩存的方式控制。假如這時(shí)FPGA對(duì)SDRAM1進(jìn)行存儲(chǔ)圖像數(shù)據(jù)，寫完數(shù)據(jù)后對(duì)SDRAM2進(jìn)行讀數(shù)據(jù)；當(dāng)FPGA對(duì)SDRAM1寫完數(shù)據(jù)后，DSP讀取SDRAM1里的數(shù)據(jù)，加密后將數(shù)據(jù)存入SDRAM1；下一次就是FPGA對(duì)SDRAM2進(jìn)行寫數(shù)據(jù)，如此反復(fù)交叉進(jìn)行操作。

VGA顯示子模塊主要是產(chǎn)生VGA時(shí)序控制信號(hào)，VGA時(shí)序控制信號(hào)主要包括RGB數(shù)據(jù)信號(hào)、行同步信號(hào)及場同步信號(hào)。

2．2 DSP子系統(tǒng)設(shè)計(jì)

DSP子系統(tǒng)的主要工作是完成多混沌加密算法及對(duì)SDRAM數(shù)據(jù)的讀寫。多混沌圖像加密算法在DSP中實(shí)現(xiàn)步驟如下：

（1）對(duì)式（1）中xj（0）和pj（j=1，2，3）的系統(tǒng)參數(shù)進(jìn)行初始化設(shè)置；

（2）為確保系統(tǒng)進(jìn)入混沌狀態(tài)，首先將Fj（xj（i），（pj）迭代256次得到x1（i）和x2（i），然后將其代入l=［x1（i）+x2（i）+p1+p2）×1015］mod 256+1，得到F3（x3（i），p3）在第（3）步中需要迭代的次數(shù)，其中［y］表示對(duì)數(shù)據(jù)y進(jìn)行下取整；

（3）繼續(xù)迭代F1（x1（i），p1）和F2（x2（i），P2）并利用式（2）來生成密鑰Si；同時(shí)將F3（x3（i），p3）迭代1次后，根據(jù)式（7）生成偽隨機(jī)比特r，如果r=0，這時(shí)進(jìn)入第（4）步流加密，否則進(jìn)入第（5）步分組加密；

（4）將64bit的明文pi成8組（即pi=pi，0，pi，1，……，pi，7）與密鑰Si進(jìn)行異或操作，得到密文pi’=p’i，0，p’i，1，……，P’i，7，然后得到迭代次數(shù)1：

最后進(jìn)入第（6）步；

（5）首先將明文分成8組得到pi=pi，0，pi，1，…，pi，7，然后將其按照式（4）、（5）、（6）進(jìn)行變換，得到密文

，最后根據(jù)式（8）得到下一次F3（x3（i），p3）需迭代次數(shù)1，進(jìn)入第（6）步；

（6）判斷一幀的圖像數(shù)據(jù)是否全部加密，如果沒有完成則進(jìn)入第（3）步，否則就進(jìn)入第（1）步。

3 實(shí)驗(yàn)結(jié)果

為了驗(yàn)證系統(tǒng)的實(shí)時(shí)性和可靠性，對(duì)其進(jìn)行了3種實(shí)驗(yàn)：FPGA單獨(dú)工作實(shí)驗(yàn)、DSP單獨(dú)工作實(shí)驗(yàn)和系統(tǒng)正常運(yùn)行的實(shí)驗(yàn)。第一種實(shí)驗(yàn)是檢驗(yàn)FPGA對(duì)實(shí)時(shí)視頻圖像數(shù)據(jù)在SDRAM中的讀寫是否正確，實(shí)驗(yàn)結(jié)果如圖4所示，從圖4可以看出FPGA對(duì)實(shí)時(shí)視頻圖像的傳輸是正確的。第二個(gè)實(shí)驗(yàn)是DSP直接讀入一幅圖片對(duì)其進(jìn)行加密，加密完后FPGA將其讀出并顯示出來，實(shí)驗(yàn)結(jié)果如圖5所示。同時(shí)通過Matlab軟件編程對(duì)該幅圖片進(jìn)行相同的加密，實(shí)驗(yàn)結(jié)果如圖6所示。圖6證明了DSP對(duì)圖像的加密是非常準(zhǔn)確的。系統(tǒng)正常運(yùn)行的實(shí)驗(yàn)結(jié)果如圖7所示。

4 結(jié)束語

系統(tǒng)設(shè)計(jì)充分運(yùn)用了TMS320C6713是浮點(diǎn)型處理器及其強(qiáng)大的運(yùn)算能力等，同時(shí)結(jié)合了FPGA芯片對(duì)實(shí)時(shí)信號(hào)處理速度快等優(yōu)點(diǎn)，使整個(gè)系統(tǒng)的設(shè)計(jì)具有很高的靈活性和更高的實(shí)時(shí)性。通過實(shí)驗(yàn)結(jié)果分析證明：采用DSP+FPGA的設(shè)計(jì)方案能滿足對(duì)視頻圖像數(shù)據(jù)進(jìn)行快速加密的需求，同時(shí)也說明了多混沌對(duì)視頻傳輸具有較強(qiáng)的實(shí)時(shí)性和保密性等優(yōu)點(diǎn)。

責(zé)任編輯：gt