基于EPIC6F256和TMS320C6713芯片實現(xiàn)光纖傳感信號采集系統(tǒng)的設計

1 前言

在水聽器應用中，由于水下聲場的復雜性，單元水聽器無法獲得目標的詳細信息，必須依靠超大陣元數(shù)目的高度復用的傳感器陣列。通過水聽器陣列完成聲場信號的波束形成，實現(xiàn)對水下目標的定位與指向。為降低成本與體積．多路復用技術被廣泛的用到了水聲信號傳輸領域。多路復用技術的使用對水聲信號的處理能力提出了更高的要求。如何完成多路復用信號的解復用以及實時快速解調是整個系統(tǒng)設計的關鍵。本文提出一種基于FPGA和DSP的光纖傳感信號實時處理系統(tǒng)。

2 系統(tǒng)組成與硬件流程圖

在光纖傳感信號處理系統(tǒng)中，需要處理的是水聽器陣列的海量信號，對處理速度要求高。用FPGA來實現(xiàn)多路高速數(shù)據(jù)采集、數(shù)字信號存取的同步時鐘控制，可使時序關系整齊，延遲一致、易于修改。同時利用FPGA的多I/O功能實現(xiàn)各個模塊之間的數(shù)據(jù)緩存與接口設計．可以克服數(shù)據(jù)傳輸?shù)钠款i。TI公司的32位DSP芯片TMS320C 6713，其性價比高．特別適合于光纖傳感信號處理系統(tǒng)解算量大。實時性要求高和計算精度要求高的場合。本文采用FPGA+DSP構建光纖傳感信號采集處理系統(tǒng)．主要由ATD轉換芯片、FPGA、FIFO、DSP及其外圍電路組成，系統(tǒng)結構框圖如圖1所示。

圖1系統(tǒng)結構框圖

2．1 A/D前端處理電路及A/D采樣模塊

探測器對光纖輸入的光脈沖序列進行光電轉換，通過濾波器實現(xiàn)波分解復用，再對信號進行放大及阻抗匹配，使其滿足ADC對輸入信號的要求。

在時分復用陣列中，系統(tǒng)采樣頻率與單路信號采樣頻率和復用路數(shù)的乘積成比例。設計系統(tǒng)單路信號采樣頻率為125KHZ，則8路時分復用系統(tǒng)最低采樣頻率達到1M，因此選用Analog Devices公司的16位模數(shù)轉換器AD9446，它在100MSPS轉換速率的條件下，能同時保持0.4LSB微分線性誤差（DNL），非常適合高采樣率和寬帶寬的應用場合。對于高速采集系統(tǒng)，A/D建立穩(wěn)定的工作狀態(tài)需要相當長時間，頻繁地改變A/D的工作狀態(tài)會影響測量的精度，嚴重時會造成信號的失真。為此，同步命令不直接作用于高速A/D，而是用FPGA產(chǎn)生A/D采樣時鐘信號，并根據(jù)同步命令實現(xiàn)對采樣數(shù)據(jù)的取舍。

2．2 FPGA模塊

由于信號載波頻率較高。相應的提高了信號的采樣頻率，增大了處理器處理速度和數(shù)據(jù)傳輸?shù)膲毫Α６蠖藢π盘柼幚黻P心的是信號的特征信息，因此采用FPGA對數(shù)據(jù)進行數(shù)字低通濾波，然后對數(shù)據(jù)進行降采樣處理，這樣就可用較小的數(shù)據(jù)量獲得信號信息，緩解DSP數(shù)據(jù)解調壓力。與此同時，F(xiàn)PGA使A/D采樣與信號調制保持同步。為了充分利用FPGA和DSP的各自優(yōu)點，選用Altera公司的邏輯單元個數(shù)為5980、配置存儲器容量可達1M的EPIC6F256，全部控制邏輯由硬件完成，實現(xiàn)控制與算法的分離，充分滿足系統(tǒng)實時性的要求。

2．3 數(shù)據(jù)緩存FIFO模塊

信號接收緩存選用IDT公司的同步FIFO器件。DSP讀取FIFO數(shù)據(jù)時EDMA控制器可以獨立于CPU工作．方便地實現(xiàn)片內存儲器、片內外設以及外部存儲空間之間的數(shù)據(jù)轉移。數(shù)據(jù)源源不斷推入FIFO，F(xiàn)IFO數(shù)據(jù)存滿則自動將滿標志置位．啟動DSP的EDMA7通道進行傳輸。

2．4外部存儲模塊

2．4．1程序存儲器FLASH

借助于仿真器，叮直接對Flash進行在系統(tǒng)編程。Am29LV033C是AMD公司生產(chǎn)的Flash存儲器，內部能產(chǎn)生高電壓進行編程和擦除操作。參考C6000的外擴FLASH的通用在線編程方法．通過兩級引導加載，實現(xiàn)系統(tǒng)的自舉引導。

2．4．2數(shù)據(jù)存儲器SDRAM

系統(tǒng)處理的是光纖水聽器陣列海量信號。每個DSP處理幾個單元水聽傳感器信號。因此每個DSP擴展了4M x 32b的SDRAM芯片，主要用于存儲輸入、輸出數(shù)據(jù)，并映射到TMS3206713存儲器CEO空間。每次采樣時，DSP通過EDMA中斷傳輸，將從FIFO接收到的幾幀數(shù)據(jù)保存到SDRAM中。

2.5 DSP 電路模塊

DSP電路模塊主要完成系統(tǒng)的水聲信號全數(shù)字PGC解調工作，是整個系統(tǒng)實現(xiàn)實時快速要求的關鍵。采用TI公司的32位浮點DSP處理器TMS320C6713．處理能力高達2400MIPS，結合該芯片的8指令并行運行的特點，對程序進行優(yōu)化，可大大提高運算速度，實現(xiàn)“二次解調”實時處理算法。

3 數(shù)據(jù)處理

3．1 PGC解調原理

PGC解調一般用于消除雙臂干涉儀中由于環(huán)境因素引起的相位漂移。在干涉儀中引入載波后，干涉輸出是

式中：A是直流偏置，B是干涉項幅值，C是載波幅值，ω0是載波角頻率，φ（t）=Dcosωst + ψ（t），Dcosωst是被測信號，D是被測信號幅值，ωs是被測信號角頻率，ψ（t）是相位漂移。將（1）式分別乘以Gcosω0t和Hcos2ω0t，當載波頻率遠遠ω0大于被測信號φ（t）和頻率ωs時，可經(jīng)低通濾波將所有含ω0及其ω0倍頻項濾去，對其進行微分，交叉相乘、相減、積分、高通濾波最終得到所需的相位信息。

3．2載波延遲的影響

在PGC調制解調電路中，為了保證頻率嚴格匹配，載波采用FPGA產(chǎn)生，經(jīng)過放大和阻抗匹配后，驅動光源或者相位調制器用于對光波進行相位調制，受到調制的光波經(jīng)過光路傳輸后發(fā)生干涉，干涉輸出經(jīng)過ADC模數(shù)轉換后由電路進行解調。由于存在不可避免的轉換和傳輸時間，因此混頻相乘時干涉輸出中的載波與基頻、2倍頻相比存在相位延遲。則干涉輸出的Bessel函數(shù)展開式為：

上式中φt = ω0t 表示載波的相位延遲。采用Gcosω0t和Hcos2ω0t與I‘進行混頻相乘和低通濾波得到：

與I1和I2對比，增加了與載波頻率和延遲時間有關的系數(shù)項cosφt和cos2φt，對I1’和I2‘進行后續(xù)PGC解調，最終得到：

與I3相比，I3’增加了幅值系數(shù)項cosφt * cos2φt。一般情況下，系數(shù)項的絕對值小于l，導致解調輸出幅度衰減。當系數(shù)項為負值時，導致解調輸出符號相反。當系數(shù)項當系數(shù)項為零時。解調輸出恒為零，導致PGC解調失敗。因此，必須消除載波延遲造成的影響。

3．3 載波相位延遲的求解和解決方法

分別將I‘乘以Gcosω0t、Gsinω0t和Hcos2ω0t、Hsin2ω0t，再進行低通濾波。假設在時間段［0，tn］內，延遲相位φt基本不變，對該式在該時間段進行N點離散化計算其均值得：

將（10），（9），（12），（11）得

求得φt后，再將信號與Gcos（ω0t + φt），Hcos2（ω0t + φt）進行混頻，消除相位延遲引起解調信號幅度衰減的現(xiàn)象。

4 結論

本系統(tǒng)緊密結合實際工程項目．成功實現(xiàn)了以FPGA+DSP構成的光纖傳感信號實時處理系統(tǒng)的硬件及軟件設計．并針對載波相位延遲造成的解調信號幅度衰減提出了解決方法。本系統(tǒng)具有高速實時數(shù)據(jù)運算能力?？蓮V泛應用于多路數(shù)據(jù)采集處理等領域，可升級能力強，應用前景非常廣闊。

本文作者創(chuàng)新點：將FPGA+DSP并行處理架構應用于光纖傳感信號處理系統(tǒng)，提高系統(tǒng)的實時處理速度，并針對載波相位延遲造成的解調信號幅度衰減提出了解決方法。系統(tǒng)在光纖產(chǎn)業(yè)的工程化應用具有良好的前景。

責任編輯：gt