Virtex-5 FXT FPGA終極設(shè)計解決方案

Virtex-5 FXT FPGA – 終極系統(tǒng)集成平臺

由于眾多不斷增加和演化的標準、苛刻的處理要求以及不斷降低的成本和時間預算，數(shù)字融合時代加速了對FPGA基本價值主張的依賴性。這些基本價值主張是：靈活性、現(xiàn)場可升級能力、優(yōu)異的信號處理能力、更快的產(chǎn)品上市時間、降低風險、適應(yīng)不斷演化的標準以及降低系統(tǒng)成本。 Virtex-5平臺建立在這些豐富價值的基礎(chǔ)上，再加上高速串行連接功能和嵌入式處理能力，從而構(gòu)成了終極系統(tǒng)集成平臺。

Virtex-5 FXT平臺是唯一結(jié)合了業(yè)界標準的550MHz PowerPC440嵌入式處理器內(nèi)核、DSP和高速串行I/O功能的FPGA，其無與倫比的系統(tǒng)集成度可更好地支持通信、音頻視頻廣播、軍事和航空、工業(yè)、科學以及醫(yī)療市場中的高性能應(yīng)用。利用Virtex-5 FXT平臺，此類應(yīng)用的設(shè)計人員可以提高整體系統(tǒng)性能、最小化電路板復雜度并降低系統(tǒng)成本。

Virtex-5系列

無論在產(chǎn)品可用性還是為客戶提供的多種選擇方面， Virtex-5系列FPGA平臺都是業(yè)界領(lǐng)先的高密度65nm FPGA產(chǎn)品。Virtex-5系列是Virtex系列FPGA的第5代產(chǎn)品。基于其獨特的ASMBL架構(gòu)，Virtex-5系列提供了四個領(lǐng)域優(yōu)化的平臺共24款器件供客戶選擇：

LX – 針對邏輯應(yīng)用領(lǐng)域而優(yōu)化

LXT – 針對支持低功耗串行連接邏輯應(yīng)用領(lǐng)域而優(yōu)化

SXT – 針對支持串行連接的DSP應(yīng)用領(lǐng)域而優(yōu)化

FXT – 針對支持高速串行連接的嵌入式處理應(yīng)用領(lǐng)域而優(yōu)化

該系列器件提供了一系列創(chuàng)新的特性，包括：

新的CLB和增強的布線技術(shù)支持超快ExpressFabric? 技術(shù)

LXT、SXT和FXT平臺提供完全集成的PCI Express? 端點模塊

LXT、SXT、FXT平臺提供完全集成的三模式(0/100/1000 Mbps)以太網(wǎng)MAC模塊

提供ECC選擇的36Kbit 雙端口BRAM/FIFO模塊

帶PLL 的550Mhz時鐘管理管道(CMT)

支持ChipSync技術(shù)的SelectIO

第二代稀疏鋸齒形(Sparse Chevron) 封裝技術(shù)支持增強引腳輸出功能

多位流管理和多種細粒度幀尺寸方便進行部分重配置

Virtex-5 FXT平臺增加的系統(tǒng)集成主要特性包括：

完全集成的PowerPC 440處理器模塊和128位互連

高性能GTX 6.5 Gbps 串行 I/O

XtremeDSP? 邏輯片 (DSP48E邏輯片)優(yōu)化組合

表1：Virtex-5 FXT產(chǎn)品一覽

PowerPC 440處理器模塊

PowerPC 440處理器已經(jīng)廣泛應(yīng)用于賽靈思公司高密度FPGA所面向的細分市場中的眾多系統(tǒng)應(yīng)用中，并且經(jīng)受了測試和驗證。Virtex-5 FXT FPGA率先提供了同時符合兩個業(yè)界標準的PowerPC 440處理器，其增強的系統(tǒng)性能可支持設(shè)計人員快速容易地實現(xiàn)先進的可升級嵌入式處理應(yīng)用。每個處理器集成32KB指令和32KB數(shù)據(jù)緩存，在550MHz時鐘下可以提供高達1,100 DMIPS的性能。

大幅提高系統(tǒng)處理性能的關(guān)鍵是通過多通道、高效、并發(fā)高速數(shù)據(jù)訪問來提高總體數(shù)據(jù)吞吐能力。為達到這一目的，新集成的5x2 縱橫交換式處理器互連架構(gòu)與PowerPC 440處理器緊密耦合，提供并發(fā)I/O和存儲器訪問能力(圖1)。這一高度集成的架構(gòu)支持5個主PLB(處理器局部總線)接口和兩個從接口、四個獨立收發(fā)全雙工信道DMA端口和一個專用存儲器總線接口，因此存儲器帶寬最高可達此前解決方案的5倍。在新的硬核化縱橫交換式架構(gòu)管理下，系統(tǒng)支持并發(fā)訪問多個128位總線(原來為64位)的數(shù)據(jù)，從而進一步擴大系統(tǒng)吞吐能力。先進的PLB架構(gòu)支持高吞吐量128位接口，可縮小系統(tǒng)瓶頸，從而最大化處理器、縱橫開關(guān)式交換構(gòu)造以及軟IP邏輯之間的數(shù)據(jù)傳輸能力。

圖 1.PowerPC 440模塊包括PowerPC 440內(nèi)核和新的互連架構(gòu)

與這一新架構(gòu)形成互補的是，這一平臺集成的增強高性能輔助處理器控制單元(APU)接口允許用戶可以構(gòu)造輔助處理器來執(zhí)行非PowerPC 440指令集的指令。這樣就為視頻處理、3D數(shù)據(jù)處理和浮點算術(shù)等應(yīng)用中的專用協(xié)處理引擎或用戶專用定制指南提供了支持。

高速串行連接能力

Virtex-5 FXT平臺支持最熱門的數(shù)字I/O和數(shù)千兆位(multi-gigabit)串行I/O技術(shù)，提供多達24個全功能RocketIO? 千兆級收發(fā)器(GTX)。這些增強的收發(fā)器現(xiàn)在可以支持從500Mbps到6.5Gbps的數(shù)據(jù)速率。Virtex-5 FXT GTX收發(fā)器是目前Virtex-5系列中速度最快的，不僅擴展了Virtex-5 LXT和SXT FPGA中得到驗證的收發(fā)器架構(gòu)，同時也方便了在Virtex-5 LXT、SXT & FXT平臺間的設(shè)計移植。

在附加高數(shù)據(jù)速率性能的同時6.5Gbps速率時每通道消耗的典型功耗只有200mW。當運行在較低的3.75 Gbps速率時，每通道功耗僅100mW。

除了更高的串行I/O性能以外，還增強了一些其它關(guān)鍵特性。為提高這些高速信號的信號完整性，集成了4抽頭決策反饋均衡器(DFE)、線性均衡器和發(fā)送預加重補償。決策反饋均衡器(DFE)是一種非線性均衡器，利用前檢測決策來消除當前解調(diào)脈沖的符號間干擾(ISI)。DFE的優(yōu)點是其工作在無噪聲的量化電平上，因此其輸出與信道噪聲無關(guān)。

GTX收發(fā)器提供了一種新的靈活速率變換器，或變速箱，支持主要領(lǐng)先協(xié)議的8B/10B, 64B/66B 和 64B/67B編碼和同步。獨立的發(fā)送和接收數(shù)據(jù)流支持全雙工操作。

用于PCI Express?、Gigabit Ethernet 和 XAUI的完整協(xié)議包為設(shè)計成功提供了一個低風險的路徑。該協(xié)議包還可為SONET OC-48/SDH STM-16 和 CPRI (Common Public Radio Interface)提供專用協(xié)議參數(shù)報告，從而能夠在采用新的串行協(xié)議時更有信心。每一標準協(xié)議包都包括針對特定協(xié)議物理層的特性描述報告、互操作性和兼容性報告、知識產(chǎn)權(quán)(IP)內(nèi)核以及技術(shù)文檔，支持用戶高效且低風險地在Virtex?-5 FPGA中實現(xiàn)標準的高速串行協(xié)議。

系統(tǒng)級數(shù)字信號處理

Virtex-5 FXT平臺的DSP性能對于其作為終極系統(tǒng)集成平臺的價值做出了重要貢獻。基本上，與傳統(tǒng)DSP處理器的固定架構(gòu)相比，F(xiàn)PGA提供的DSP性能高出幾個數(shù)量級。目前越來越多的通信和多媒體系統(tǒng)都需要高于4MSPS的DSP性能，因此已經(jīng)遠遠超出了大多數(shù)獨立DSP處理器的極限。

利用FPGA可以方便地構(gòu)造出高度并行的處理架構(gòu)，能夠在單個時鐘周期里完成復雜的算法，從而單片器件就可以提供數(shù)以百計的MSPS性能。在如此高的DSP性能水平，設(shè)計人員可以選擇降低FPGA的時鐘速率來節(jié)省功耗，也可以選擇實現(xiàn)更多通道來降低系統(tǒng)成本并降低材料清單成本(BOM)。

Virtex-5 FPGA 系列高性能DSP功能的關(guān)鍵是其DSP48E 邏輯片。這些邏輯片能夠高效執(zhí)行大多數(shù)數(shù)字濾波器底層運算的乘法累加操作。含內(nèi)建乘法器模塊的FPGA支持以專用硬件實現(xiàn)更寬輸入的濾波器，從而使DSP設(shè)計人員可以獲得更高的性能。Virtex-5 FXT FPGA提供高比率的DSP邏輯片(含高達384個內(nèi)建18x25 DSP邏輯片)，可以在500MHz時鐘頻率下提供高達192 GMACs/秒的性能。與Virtex-4中的18 x 18乘法器相比，Virtex-5 DSP48E邏輯片中的乘法器達到25 x 18。與更寬的數(shù)據(jù)路徑和96位累加輸出相配合可以支持更高精度的單精度浮點運算。同時，DSP48E邏輯片在高精度濾波器工作時消費的資源也更少。

除了快速的邏輯執(zhí)行速度以外，高性能系統(tǒng)還需要處理單元具備快速吞吐大量數(shù)據(jù)的能力。Virtex FPGA提供了兩種互補的方法來構(gòu)建高效的存儲器結(jié)構(gòu)：

查找表(LUT)邏輯結(jié)構(gòu)中的存儲器單元構(gòu)成的分布式RAM可以支持實現(xiàn)64位移位寄存器。

36Kb模塊的嵌入式BlockRAM 結(jié)構(gòu)可提供多達16.5 Mb的存儲器。

由于嵌入式BlockRAM結(jié)構(gòu)在芯片上是與DSP48E邏輯片鄰近的，因此它們?yōu)橄驗V波器架構(gòu)供應(yīng)數(shù)據(jù)提供了超高帶寬方法。FXT平臺可提供高達16.5Mb的內(nèi)部存儲器和163 GBytes/s聚集IO性能的總IO帶寬，可以滿足系統(tǒng)級要求。

高系統(tǒng)集成度進一步提高性能

Virtex-5 FXT FPGA系統(tǒng)集成度的增強進一步提高了性能，這主要是由于整個平臺處理子系統(tǒng)改善的復合效應(yīng)。采用縱橫交換式互連架構(gòu)來代替單共享總線互連方式，利用多個獨立總線組成的網(wǎng)絡(luò)來并行完成數(shù)據(jù)傳輸，從而改善了總體系統(tǒng)性能。多個運算操作可同時進行，減少了堵塞和等待時間。利用128數(shù)據(jù)傳輸則進一步提高了系統(tǒng)數(shù)據(jù)吞吐能力。

圖 2.在Virtex-5 FXT平臺上，新的PowerPC 440處理器模塊接口通過硬交換式互連構(gòu)造與硬核三模以太網(wǎng)MAC連接。

例如，圖2中所示的千兆以太網(wǎng)設(shè)計顯示出縱橫交換式結(jié)構(gòu)中存儲器控制器(構(gòu)造中生成的軟控制器)與存儲器控制器接口(MCI)的典型連接。由于這是一個獨立于其它訪問操作(如外設(shè)處理)的專用端口，因此總延遲和帶寬也獲得改善。外設(shè)(軟)附加到PLB46總線，并連接到縱橫交換構(gòu)造上獨立的主PLB(MPLB)端口。

千兆以太網(wǎng)通過新集成的硬件DMA控制器之一連接到系統(tǒng)。DMA引擎也接口到縱橫交換構(gòu)造。在需要時，這一交換構(gòu)造成為DMA引擎與主存儲器的連接路徑。千兆以太網(wǎng)設(shè)計還利用了Virtex-5 FXT平臺中的硬核千兆以太網(wǎng)MAC，因此可以利用更少的資源并降低功耗。

將上述基于Virtex-5 FXT平臺的千兆位以太網(wǎng)系統(tǒng)與基于Virtex-4 FX平臺的同樣系統(tǒng)相比，性能提高了2.7倍。這一性能提升是指總體系統(tǒng)吞吐能力的提升，而非僅僅是處理器、外設(shè)或I/O。

應(yīng)用

眾多復雜應(yīng)用如有線和無線通信、音頻/視頻廣播、航空和國防以及工業(yè)科學和醫(yī)療等四大關(guān)鍵行業(yè)所提出的高度多元化的苛刻要求， 使得Virtex-5 FXT平臺復合系統(tǒng)集成應(yīng)運而生。這些市場中的客戶對于賽靈思FXT產(chǎn)品線的發(fā)展做出了重要貢獻，他們的共同推動， 使得器件配置能夠滿足FPGA邏輯、嵌入式處理、DSP、存儲器和串行IO等所有方面的要求。

通信

無線通信市場是一個變化快速且具有挑戰(zhàn)性的環(huán)境。系統(tǒng)設(shè)計人員始終面臨提供新解決方案的挑戰(zhàn)，或者是為了降低現(xiàn)有產(chǎn)品成本，或者是提供無風險的基礎(chǔ)設(shè)施遷移方法，為現(xiàn)有以及下一代技術(shù)(如3GPP-LTE 和 WiMAX)提供高效的支持。

圖 3.采用Virtex-5 FX100T器件的下一代無線基站(LTE)。

在這一應(yīng)用中采用賽靈思Virtex-5 FXT FPGA可保證處理器子系統(tǒng)、DSP賦能的FPGA構(gòu)造以及高速通信之間的緊密耦合和集成。這一LTE基帶參考系統(tǒng)的硬件和軟件單元的集成都利用標準硬件電路板在單片Virtex-5 FX100T器件上實現(xiàn)。

音頻/視頻廣播

IP視頻(Video-Over-IP)系統(tǒng)利用MPEG-2等壓縮標準對視頻流進行編碼。然后，該系統(tǒng)利用因特網(wǎng)協(xié)議(IP)實現(xiàn)網(wǎng)絡(luò)上不同點之間編碼位流的傳輸。與網(wǎng)絡(luò)上非時間關(guān)鍵的其它業(yè)務(wù)流量不同，視頻數(shù)據(jù)必須遵守嚴格的服務(wù)質(zhì)量(QoS)要求才能夠滿足視頻要求。

目前利用視頻處理器、用于加速或完成實時算法的可編程邏輯、以及用于網(wǎng)絡(luò)通信的以太網(wǎng)解決方案構(gòu)成的分塊式解決方案也可以滿足這些要求。但Virtex-5 FXT FPGA是業(yè)界首個在單個可編程SOC芯片上實現(xiàn)了所有這些功能。

圖 4.IP視頻(Video-Over-IP)系統(tǒng)集成圖顯示高級要求

終極設(shè)計解決方案

很顯然，這一終極系統(tǒng)集成平臺需要一個統(tǒng)一的設(shè)計環(huán)境。這一設(shè)計環(huán)境可以充分發(fā)揮賽靈思FPGA器件中所集成的系統(tǒng)級平臺單元和豐富功能，保證最佳的設(shè)計生產(chǎn)力和系統(tǒng)性能。

為此，賽靈思公司推出了ISE Design Suite 10.1版軟件套件。該套件為系統(tǒng)設(shè)計小組提供了創(chuàng)建集靈活的FPGA邏輯、嵌入式處理、高速串行IO、DSP、板上存儲器設(shè)計和接口以及可定制IP模塊于一體的高級最終解決方案所需要的所有開發(fā)和調(diào)試工具。ISE 設(shè)計套件集成了多種屢獲殊榮的設(shè)計工具和技術(shù)，可方便和加快系統(tǒng)開發(fā)。該套件包括以下工具：

FPGA設(shè)計環(huán)境

ISE Foundation 軟件和ISE WebPACK 軟件 (免費下載)

PlanAhead 設(shè)計和分析工具以及PlanAhead Lite

SmartXplorer 嵌入式處理設(shè)計環(huán)境

Xilinx Platform Studio 和嵌入式開發(fā)套件( Embedded Development Kit (EDK))

DSP設(shè)計環(huán)境

System Generator for DSP AccelDSP Synthesis Tool

平臺調(diào)試支持

ChipScope Pro 工具

ChipScope Pro 串行 I/O 工具集

作為 ISE Design Suite的一部分， ISE Foundation軟件是業(yè)界首屈一指的FPGA邏輯設(shè)計工具集。與ISE Foundation一起提供的還有賽靈思公司PlanAhead設(shè)計分析工具，為適配到賽靈思FPGA器件的設(shè)計提供了強大的分析和布局功能。此外，SmartXplorer技術(shù)則使設(shè)計人員能夠每天完成更多次物理實現(xiàn)，同時性能也可進一步提高多達38%。

對嵌入式系統(tǒng)設(shè)計，Xilinx Platform Studio和嵌入式開發(fā)套件 (EDK)提供了一個綜合硬件和軟件設(shè)計環(huán)境，可加速嵌入式系統(tǒng)的設(shè)計速度。

XtremeDSP開發(fā)工具包包括了System Generator for DSP和AccelDSP 綜合工具。利用這些工具，可以方便地將利用The MathWorks?公司廣受歡迎的MATLAB? 和 Simulink? DSP 建模環(huán)境開發(fā)的DSP算法在FPGA硬件中實現(xiàn)。

ChipScope Pro可通過針對“平臺”器件的調(diào)試，能夠發(fā)現(xiàn)深藏在硬件和軟件之中的嵌入式缺陷。ChipScope Pro Serial I/O工具集支持用戶快速評估和測量高速串行I/O通道的位錯率(BER)。

總結(jié)

系統(tǒng)集成對于電子行業(yè)來說始終是一項具有戰(zhàn)略意義的價值無法衡量的基本方法。通過系統(tǒng)集成可以降低成本、提高性能并使系統(tǒng)級技術(shù)走向下一個里程碑，將原來需要整整一個機箱才能完成的工作縮小到電路板大小，將電路板實現(xiàn)的功能集成到IC(ASIC和ASSP)中。

結(jié)合FPGA的靈活性和可編程能力這些基本優(yōu)勢，嵌入式處理、DSP性能和高速串行連接能力的強大融合使得賽靈思公司的最新產(chǎn)品Virtex-5 FXT FPGA成為終極系統(tǒng)集成平臺。

責任編輯：gt