采用低功耗可重編程解決方案的FPGA器件

電池供電和功耗敏感應(yīng)用的迅猛增長(zhǎng)刺激了全球?qū)Φ凸?a target="_blank">半導(dǎo)體的需求。今天，功耗敏感應(yīng)用的人員面對(duì)更加嚴(yán)格的系統(tǒng)總體功耗限制、規(guī)范和標(biāo)準(zhǔn)。今天，功耗敏感應(yīng)用的設(shè)計(jì)人員正面對(duì)著更嚴(yán)格的系統(tǒng)總體功耗限制、規(guī)范和標(biāo)準(zhǔn)。與此同時(shí)，這些應(yīng)用對(duì)功能、性能和復(fù)雜性的要求也在增加，但卻不能增加電池消耗或成本。

設(shè)計(jì)人員過(guò)去依賴ASIC而不是FPGA來(lái)滿足其設(shè)計(jì)中的低功耗約束。由于開(kāi)發(fā)周期較長(zhǎng)，一次性工程費(fèi)用（NRE）高，缺乏應(yīng)對(duì)標(biāo)準(zhǔn)變化及進(jìn)行后期設(shè)計(jì)修改的靈活性，所以采用硬連線ASIC風(fēng)險(xiǎn)較高，對(duì)產(chǎn)品生命周期較短的應(yīng)用不太實(shí)際。隨著競(jìng)爭(zhēng)加劇，上市時(shí)間對(duì)產(chǎn)品的成敗越來(lái)越重要，PLD 逐漸成為首選的解決方案。市場(chǎng)研究機(jī)構(gòu)iSuppli預(yù)測(cè)，在約值200億美元的ASIC市場(chǎng)中，高達(dá)30億美元的份額將會(huì)轉(zhuǎn)向低功耗FPGA解決方案。

事實(shí)上，設(shè)計(jì)人員已逐漸發(fā)現(xiàn)要適應(yīng)不斷演進(jìn)的標(biāo)準(zhǔn)、縮短開(kāi)發(fā)周期并達(dá)到下一代先進(jìn)半導(dǎo)體產(chǎn)品所要求的封裝尺寸和功耗指標(biāo)，必須采用低功耗的可重編程解決方案。例如，用于智能手機(jī)的FPGA必須在超低功耗和手機(jī)內(nèi)各種不同技術(shù) （如存儲(chǔ)、觸摸屏或鍵盤(pán)） 的高效控制及接口能力之間實(shí)現(xiàn)平衡。

FPGA的選擇

當(dāng)然，并非所有的可編程邏輯技術(shù)都能很好地滿足低功耗要求。事實(shí)上，當(dāng)今市場(chǎng)某些所謂的“低功耗”器件的電流消耗高達(dá)30mA，這往往比對(duì)功率敏感的典型電池供電應(yīng)用所能容忍的耗電量高出1～2個(gè)數(shù)量級(jí)。

可編程器件在上電和配置之后的功耗分為兩種基本形式——靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗是器件上電配置后閑置狀態(tài)下的耗電量；而動(dòng)態(tài)功耗則是指器件在工作狀態(tài)下的耗電量。以往，動(dòng)態(tài)功耗是功耗的主要部分，為了解決動(dòng)態(tài)功耗問(wèn)題，器件電源電壓 （Vcc） 曾經(jīng)隨工藝尺寸的縮小而不斷降低，系統(tǒng)電壓也隨之減小，但是繼續(xù)降低器件Vcc的日子已不復(fù)存在。不僅如此，由于基于SRAM的器件晶體管密度極高，每一次半導(dǎo)體制造工藝節(jié)點(diǎn)的縮小都意味著靜態(tài)功耗的增加。因?yàn)楣に嚬?jié)點(diǎn)縮小后，量子隧道效應(yīng)（quantum tunneling）和亞閾區(qū)泄漏（sub-threshold leakage）之類的問(wèn)題變得更加嚴(yán)重，這對(duì)面向功耗敏感應(yīng)用的器件來(lái)說(shuō)，是一個(gè)實(shí)實(shí)在在的挑戰(zhàn)。隨著漏電流加劇，靜態(tài)功耗開(kāi)始成為功耗的主要部分，成為人門(mén)最關(guān)心的問(wèn)題。

由于不需要數(shù)百萬(wàn)耗電的 SRAM 配置數(shù)據(jù)存儲(chǔ)單元，故基于閃存的非易失性FPGA的靜態(tài)功耗比基于SRAM解決方案要低得多，因而成為功率敏感應(yīng)用的理想選擇。

針對(duì)功耗和I/O而優(yōu)化的FPGA

以基于閃存的IGLOO PLUS FPGA為例，它針對(duì)I/O密集的應(yīng)用進(jìn)行了優(yōu)化，除提供可編程邏輯器件通常具有的可定制及上市速度快等優(yōu)點(diǎn)之外，還可為工業(yè)手持應(yīng)用 （如RFID讀取器） 的設(shè)計(jì)人員提供與多個(gè)器件連接的能力。如圖1所示，在這類控制應(yīng)用中，IGLOO PLUS FPGA可用于電平轉(zhuǎn)換、通用I/O擴(kuò)展、地址和數(shù)據(jù)總線的多路復(fù)用/解碼、排序、接口轉(zhuǎn)換，以及膠粘邏輯 （glue logic）。

在給定封裝尺寸下，IGLOO PLUS系列可提供極佳的每I/O功耗、面積、邏輯和功能比率。與采用同類封裝的競(jìng)爭(zhēng)可編程邏輯器件相比，IGLOO PLUS的靜態(tài)功耗降低至其1/6；動(dòng)態(tài)功耗減少50%；I/O密度提高1倍；邏輯密度高出1.7倍。

I/O解決方案設(shè)計(jì)人員面對(duì)各種各樣的實(shí)現(xiàn)方案和配置選擇，這些選擇可能直接影響其最終設(shè)計(jì)的效率和效能。這種靈活的I/O結(jié)構(gòu)支持寬泛的電壓和I/O標(biāo)準(zhǔn)，能夠幫助用戶應(yīng)對(duì)日益增多的各種不同應(yīng)用的挑戰(zhàn)。愛(ài)特公司 Libero集成設(shè)計(jì)環(huán)境（IDE） 提供了一種簡(jiǎn)易的I/O實(shí)現(xiàn)方法，從而開(kāi)發(fā)出強(qiáng)大而穩(wěn)健的設(shè)計(jì)。

結(jié)語(yǔ)

隨著電池供電和功率敏感應(yīng)用的急劇增長(zhǎng)刺激了全球?qū)Φ凸陌雽?dǎo)體的需求，設(shè)計(jì)人員正逐漸發(fā)現(xiàn)需要采用低功耗可重編程解決方案來(lái)適應(yīng)不斷演進(jìn)的標(biāo)準(zhǔn)和技術(shù)；加快上市速度，并提供下一代前沿硅解決方案所需的封裝和功耗性能。對(duì)于當(dāng)前采用可編程邏輯技術(shù)的設(shè)計(jì)人員來(lái)說(shuō)，確定哪一種是最佳器件主要取決于功耗、性能、邏輯和I/O數(shù)量等設(shè)計(jì)約束。

責(zé)任編輯：gt