FPGA的多芯片封裝技術(shù)介紹

FPGA封裝中的存儲器一般是在高密度、高帶寬、高帶寬、高成本的技術(shù)中實(shí)現(xiàn)，比如HBM。由于我們是通過芯片外的方式來實(shí)現(xiàn)（通過互插器或EMIB或其他封裝鏈路），所以延遲和帶寬比嵌入式存儲器要低，但比通過傳統(tǒng)的存儲器接口（我們稍后會講到）在PCB上的芯片外實(shí)現(xiàn)要好。

然而，在討論封裝內(nèi)存儲器之前，我們應(yīng)該先談?wù)勅?a target="_blank">廠商在封裝層面的集成方式的根本區(qū)別。在這里，我們將以最小的終端用戶投資獲得英特爾Agilex的最大靈活性。英特爾的Agilex從一開始就為封裝內(nèi)集成的靈活性而設(shè)計(jì)。英特爾使用了一種名為EMIB（嵌入式多?；ミB橋）的專有技術(shù)來連接封裝內(nèi)的芯片組。FPGA結(jié)構(gòu)本身是一個芯片組，SerDes收發(fā)器是另一個芯片組，封裝內(nèi)存儲器（如HBM等）是另一個芯片組，還有其他可選的外設(shè)。這些外設(shè)都可以用不同的工藝技術(shù)來實(shí)現(xiàn)，這意味著英特爾可以隨時更新或刷新任何芯片組，而無需重新設(shè)計(jì)整個FPGA（就像他們用單片機(jī)方法一樣）。英特爾在這里的額外優(yōu)勢是他們能夠基于最近獲得的eASIC技術(shù)夾帶定制芯片組。這意味著用戶的定制邏輯可以添加到FPGA的封裝中，只需最小的NRE和設(shè)計(jì)開銷就可以實(shí)現(xiàn)。

Achronix已經(jīng)宣布了Speedster7t作為一個獨(dú)立的芯片系列，但也有一個Speedcore嵌入式FPGA版本，它包含了與Speedster7t相同的資源，但也可以包含自定義指令，以進(jìn)一步優(yōu)化特定類別的應(yīng)用；這些可能是專用的數(shù)據(jù)包處理、TCAM或信號處理功能。在這種情況下，在芯片與封裝之間的集成決定，以及在FPGA結(jié)構(gòu)的同一塊硅片中包含哪些硬化IP，完全由客戶的設(shè)計(jì)團(tuán)隊(duì)決定。這種方法為最終用戶提供了最大的靈活性和控制權(quán)，但對客戶端的成本、風(fēng)險(xiǎn)和設(shè)計(jì)專業(yè)技術(shù)要求更高。

Achronix也從事Chiplet（芯粒）業(yè)務(wù)，并參與開放計(jì)算項(xiàng)目（OCP）的開放域?qū)Ｓ眉軜?gòu)（ODSA）計(jì)劃。ODSA正在努力建立標(biāo)準(zhǔn)，以驅(qū)動開放的Chiplet（芯粒）生態(tài)系統(tǒng)，這將有助于創(chuàng)建混合并匹配來自多個供應(yīng)商的小芯片的SiP。這將允許與英特爾類似的封裝級定制，但不能使用英特爾專有的EMIB互連技術(shù)。Achronix的觀點(diǎn)是，設(shè)計(jì)團(tuán)隊(duì)通常最初會使用獨(dú)立的FPGA解決方案，一旦設(shè)計(jì)通過驗(yàn)證，便會進(jìn)行降低成本的回合，其中可能包括將一些邏輯強(qiáng)化到也包含可編程FPGAIP模塊的標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)中，或者使用Chiplet（芯粒）構(gòu)建自定義SiP。

Xilinx在這三種設(shè)備中提供最少的設(shè)備自定義靈活性，但迄今為止卻提供了最多的“開箱即用”選項(xiàng)。賽靈思（Xilinx）是FPGA多管芯集成的先驅(qū)，它使用插入器將多個小芯片拼接在一起，形成了三代產(chǎn)品。有趣的是，Xilinx在其他人推動該戰(zhàn)略的同時也放棄了該戰(zhàn)略。Xilinx現(xiàn)在將其設(shè)備的更多功能構(gòu)建到一個整體式芯片中。這帶來了速度，成本和可靠性方面的優(yōu)勢，但降低了混合匹配Chiplet（芯粒）以定制封裝內(nèi)集成的能力。為此，Xilinx正在計(jì)劃提供大量的Versal系列產(chǎn)品，以期提供具有適當(dāng)資源集以匹配各種類型應(yīng)用程序的現(xiàn)成設(shè)備。

說回內(nèi)置內(nèi)存，那么，據(jù)我們所知，Xilinx和Intel都提供了類似的內(nèi)置HBM堆棧。Xilinx表示會有VersalHBM系列，但還沒有正式公布具體的細(xì)節(jié)，但我們可以根據(jù)他們在其他系列的支持來推測。通過Agilex，英特爾提供了最大16GB的HBM2，以及其他類型的內(nèi)存資源放入包內(nèi)的能力。Achronix并沒有提供內(nèi)置內(nèi)存選項(xiàng)，而是聲稱他們使用了8個GDDR6內(nèi)存控制器，每個控制器可以支持512Gbps的帶寬，給他們的設(shè)備提供了4Tbps的GDDR6帶寬，這與其他廠商提供的HBM選項(xiàng)相當(dāng)，但成本更低。與HBM相比，其代價(jià)是更多的功耗和PCB設(shè)計(jì)的復(fù)雜性。GDDR6的出現(xiàn)可能會更直接（考慮到圖形子系統(tǒng)的目標(biāo)市場），而HBM2還需要一些時間來實(shí)現(xiàn)量產(chǎn)。

尋找對板載內(nèi)存的支持，所有供應(yīng)商都支持DDR4，并將支持DDR5。

英特爾Agilex繼續(xù)他們的方法，即提供帶有加固的DDRx內(nèi)存控制器（HMC，但不提供“混合內(nèi)存立方體”）的加固的內(nèi)存控制器。英特爾進(jìn)入HMC已有多年歷史，其歷史可追溯至28納米的AlteraArria5系列。英特爾表示，他們的FPGA集成式硬存儲器控制器有助于在硬PHY中實(shí)現(xiàn)從內(nèi)核到外圍的緊密傳輸以及從外圍到內(nèi)核的時序傳輸，有效地保證了時序收斂并減少了編譯時間，并減少了半速率模式下的讀寫存儲器延遲。英特爾還支持其非易失性O(shè)ptane持久性內(nèi)存，該內(nèi)存通過非易失性技術(shù)提供類似于RAM的性能。

XilinxVersalAICore系列（也使用加固的內(nèi)存控制器）可提供高達(dá)1.2Tbps的DDR4帶寬和高達(dá)1.6Tbps的LPDDR4帶寬，并支持CCIX。（緩存一致性的加速器互聯(lián)，即CCIX?（讀成“see6”）是一種能夠?qū)蓚€或兩個以上器件通過緩存一致性的方式來共享數(shù)據(jù)的片間互聯(lián)。CCIX規(guī)范的最大優(yōu)勢之一是它建立在PCIExpress規(guī)范的基礎(chǔ)之上。CCIX的一致性協(xié)議只需很少修改或者無需修改就可以通過PCIExpress鏈路傳遞。）

有趣的是，英特爾還通過UPI/CXL協(xié)議支持對英特爾至強(qiáng)可擴(kuò)展處理器的低延遲/一致性存儲器層次結(jié)構(gòu)訪問。在以后的部分中，我們將與其他供應(yīng)商討論更多有關(guān)集成到異構(gòu)計(jì)算環(huán)境中的問題，并與其他供應(yīng)商進(jìn)行討論。

如上所述，Achronix（還利用了硬化的內(nèi)存控制器）還支持GDDR6。在外部存儲器中，端口數(shù)量是許多應(yīng)用程序的關(guān)鍵考慮因素，因?yàn)槟軌驈墓蚕韮?nèi)存資源同時執(zhí)行多個讀/寫操作的能力可以消除與內(nèi)存帶寬相關(guān)的性能瓶頸。