摩爾定律失效致使FPGA將迎來(lái)黃金時(shí)代

（文章來(lái)源：EET）
? ? ? ?應(yīng)對(duì)摩爾定律挑戰(zhàn)的一個(gè)典型方案是異構(gòu)集成和3D-IC。這也是現(xiàn)在比較流行的所謂more than Moore （ 超越摩爾定律），在封裝層面的革新，是許多人認(rèn)定延伸摩爾定律的一種可行方案。“賽靈思的異構(gòu)集成已經(jīng)做了很多年了。這張圖我們也用了好幾年了?！?/p>

下面這張圖就是典型的一些芯片堆疊方案。這些方案的核心思路，是一塊芯片上包含不同die模塊，每個(gè)die可以用不同的工藝來(lái)制造，這些die再通過(guò)各類(lèi)封裝技術(shù)集成到同一顆成品芯片內(nèi)。不同芯片互聯(lián)時(shí)，會(huì)有個(gè)中介層（interposer），位于封裝基板（package substrate）以及die之間。Die與die的通訊通過(guò)interposer內(nèi)的互聯(lián)進(jìn)行。所謂的“2.5D”封裝也屬于此類(lèi)，典型如臺(tái)積電的CoWoS、Intel的EMIB（EMIB有時(shí)也被認(rèn)為是單獨(dú)的一個(gè)類(lèi)別，因?yàn)樗窃趕ubstrate中加入了一層silicon bridge）。

在所謂的3D封裝（active interposer）中，interposer內(nèi)部除了電路之外，也可以存在其他器件，典型的比如Intel的Foveros技術(shù)。3D-IC有時(shí)又指die堆疊，通過(guò)TSV一類(lèi)技術(shù)在多層間實(shí)現(xiàn)互聯(lián)，典型如索尼應(yīng)用于圖像傳感器和ISP堆疊互聯(lián)的Cu-Cu dielectric hybrid bonding，相比micro bump的密度增加將近百倍——我們?cè)谥暗奈恼轮幸蔡徇^(guò)。這類(lèi)方案能夠?qū)崿F(xiàn)芯片制造和設(shè)計(jì)的效率最大化，這某種程度上是降低成本的一種方案；高速互聯(lián)的3D封裝，還能提升傳輸性能。這是它被稱(chēng)作摩爾定律延續(xù)的原因。

不同的異構(gòu)封裝方案，集成度是有差異的，這張圖上，“越往右上角，功能就越強(qiáng)。左下角功能會(huì)弱一些，但成本低?！蹦敲词欠?D封裝一定更好，或者上面這張圖右上角就比左下角更好呢？用吳欣的話來(lái)說(shuō)：“異構(gòu)集成沒(méi)有好與不好之分，只有適用和不適用。”“你的產(chǎn)品最適合哪個(gè)，就去選哪個(gè)。”

“我們2011做的第一顆異構(gòu)集成芯片是V2000T。當(dāng)時(shí)，如果我們不用異構(gòu)集成的話，要做這么大的芯片，很大?！眳切烙檬稚陨员葎澚艘幌?，“這么大的芯片，一片12寸的晶圓（wafer）在比較早期這樣的芯片的良率只是兩個(gè)。因?yàn)榱悸逝c面積的關(guān)系不呈線性而是呈指數(shù)關(guān)系。如果這顆芯片切分成四塊，每片wafer就能有100個(gè)good dies，每四個(gè)組成一顆芯片，就有25顆芯片，考慮到額外的一些損失：哪怕?lián)p失一半，那也有12個(gè)半。相比不做異構(gòu)集成，有6倍的益處。對(duì)客戶(hù)來(lái)說(shuō)，也就不需要花6倍的價(jià)錢(qián)去買(mǎi)?！?/p>

但從經(jīng)濟(jì)方面考慮，這種收益也并不是絕對(duì)的?！霸倥e個(gè)例子，2014年我們知道5G是個(gè)方向，針對(duì)5G我們當(dāng)時(shí)第一次把數(shù)模轉(zhuǎn)換和可編程模塊放在一起。我們做了一個(gè)65nm的ADC/DAC （數(shù)模轉(zhuǎn)換），加上我們自己的可編程模塊是28nm，兩個(gè)異構(gòu)集成在一起。客戶(hù)說(shuō)產(chǎn)品的確不錯(cuò)，但無(wú)法滿(mǎn)足價(jià)格考量。所以一直到3年以后，工藝進(jìn)步至16nm，我們最后還是把它集成在了一個(gè)單獨(dú)的芯片上，monolithic (單芯片)，造價(jià)也終于可接受了?！眳切浪f(shuō)的這個(gè)例子，應(yīng)該是指現(xiàn)如今賽靈思正火的融數(shù)字與模擬為一體的RFSoC 產(chǎn)品系列。