EP1M350F780I6N 可編程FPGA

特征

基于SRAM的LUT設(shè)備的配置設(shè)備提供以下特性:

■配置Altera ACEX? 1K、APEX? 20K(包括APEX 20K、APEX 20KC和APEX 20KE)、APEX II、Arria? GX、Cyclone?、Cyclone II、FLEX? 10K(包括FLEX 10KE和FLEX 10KA)、Mercury?、Stratix?、Stratix GX、Stratix II和Stratix II GX設(shè)備

■易于使用的四針接口

■配置期間的低電流和接近零的待機(jī)模式電流

Altera編程單元(APU)和來(lái)自數(shù)據(jù)輸入/輸出、BP微系統(tǒng)和其他第三方程序員的編程硬件的編程支持

■提供緊湊型塑料包裝

■ 8引腳塑料雙列直插式(PDIP)封裝

■ 20引腳塑料J引腳芯片載體(PLCC)封裝

■ 32引腳塑料薄型四方扁平封裝(TQFP)封裝

■ EPC2裝置具有可重新編程的閃存配置存儲(chǔ)器

■通過(guò)內(nèi)置IEEE標(biāo)準(zhǔn)提供5.0和3.3系統(tǒng)內(nèi)可編程性(ISP)。

1149.1 JTAG接口

■符合IEEE標(biāo)準(zhǔn)的內(nèi)置JTAG邊界掃描測(cè)試(BST)電路。1149.1

■支持通過(guò)串行矢量格式文件進(jìn)行編程。svf)、Jam標(biāo)準(zhǔn)測(cè)試和編程語(yǔ)言(STAPL)格式文件(。jam)、JAM字節(jié)碼文件(。jbc)，以及使用USB-Blaster、MasterBlaster、ByteBlaster II、EthernetBlaster或ByteBlasterMV下載電纜的Quartus II和MAX+PLUS II軟件

■支持通過(guò)編程器目標(biāo)文件進(jìn)行編程。pof)適用于EPC1和EPC1441器件

■尼尼特_CONF引腳允許INIT_CONF JTAG指令開(kāi)始FPGA配置