AD9571具有多路輸出時鐘發(fā)生器功能，內(nèi)置專用PLL內(nèi)核，針對以太網(wǎng)線路卡應用進行了優(yōu)化。整數(shù)N PLL設計基于ADI公司成熟的高性能、低抖動頻率合成器產(chǎn)品系列，確保實現(xiàn)較高的網(wǎng)絡性能。這款器件也適合相位噪聲和抖動要求嚴格的其它應用。
PLL部分由低噪聲鑒頻鑒相器（PFD）、精密電荷泵（CP）、低相位噪聲電壓控制振蕩器（VCO）和預編程反饋分頻器與輸出分頻器組成。通過將外部晶振或基準時鐘連接至REFCLK引腳，可將最高達156.25 MHz的頻率鎖定至輸入基準。
每個輸出分頻器和反饋分頻器分頻比都針對要求的輸出速率進行預編程。無需外部環(huán)路濾波器元件，從而節(jié)約了寶貴的設計時間和電路板空間。
AD9571提供40引腳6 mm × 6 mm引腳架構(gòu)芯片級封裝，采用3.3 V單電源供電。工作溫度范圍為?40°C至+85°C。
- 完全集成VCO/PLL內(nèi)核
156.25 MHz時，抖動值：0.17 ps均方根值（1.875 MHz至20 MHz）
125 MHz時，抖動值：0.41 ps均方根值（12 kHz至20 MHz）
輸入晶振或時鐘頻率：25 MHz - 針對156.25 MHz、33.33 MHz、100 MHz和125 MHz預設分頻比
- 可選LVPECL或LVDS輸出格式
- 集成環(huán)路濾波器
- 6路基準時鐘輸出
- 速率通過綁定引腳配置
- 節(jié)省空間的6 mm × 6 mm、40引腳LFCSP封裝
- 功耗：0.48 W（LVDS工作模式）
ADF4377NEW
AD9546
LTC6952
AD9542
AD9543
AD9544
AD9545
AD9576
AD9530
LTC6951
LTC6951-1
AD9531
HMC7044
AD9528
AD9574
AD9578
MAX31180
AD9525
AD9577
AD9523-1
AD9550
AD9523
AD9524
AD9553
