| Arm CPU | 2 Arm Cortex-A15 |
| Arm MHz (Max.) | 1250, 1400 |
| Co-processor(s) | Network co-processor |
| CPU | 32-bit |
| Protocols | Ethernet |
| Ethernet MAC | 8-Port 1Gb switch |
| PCIe | 4 PCIe Gen 2 |
| Hardware accelerators | Packet Accelerator, Security Accelerator |
| Features | Networking |
| Operating system | Linux, RTOS |
| Rating | Catalog |
| Operating temperature range (C) | 0 to 85, -40 to 100 |
AM5K2E0x 是一款基于 TI 的 KeyStone II 多核 SoC 架構(gòu)的高性能器件，該器件集成了性能最優(yōu)的 Cortex-A15 處理器雙核或四核 CorePac可以高達 1.4GHz 的內(nèi)核速度運行。 TI 的 AM5K2E0x 器件實現(xiàn)了一套易于使用的高性能、低功耗平臺，可供企業(yè)級網(wǎng)絡(luò)終端設(shè)備、數(shù)據(jù)中心網(wǎng)絡(luò)、航空電子設(shè)備和國防、醫(yī)療成像、測試和自動化等諸多應(yīng)用領(lǐng)域的開發(fā)人員使用。
TI 的 KeyStone II 架構(gòu)提供了一套集成有 ARM CorePac、(Cortex-A15 處理器四核 CorePac）、網(wǎng)絡(luò)處理等各類子系統(tǒng)的可編程平臺，并且采用了基于隊列的通信系統(tǒng)，使得器件資源能夠高效且無縫地運作。 這種獨特的器件架構(gòu)中還包含一個 TeraNet 交換機，該交換機可將從可編程內(nèi)核到高速 IO 的各類系統(tǒng)元素廣泛融合，確保它們以最高效率持續(xù)運作。
AM5K2E0x KeyStone II 器件集成了大量的片上存儲器。 每個 Cortex-A15 處理器內(nèi)核均有 32KB 的 L1 數(shù)據(jù)緩存和 32KB 的 L1 指令緩存。 ARM CorePac 中多達 4 個 Cortex A15 內(nèi)核共享 4MB L2 緩存。 該器件還集成了 2MB 的多核共享存儲器 (MSMC)，可用作共享的 L3 SRAM。 所有 L2 和 MSMC 存儲器均包含錯誤檢測與錯誤校正功能。 該器件包含一個以 1600MTPS 傳輸速率運行的 64 位 DDR-3（72 位，支持 ECC）外部存儲器接口 (EMIF)，用于快速訪問外部存儲器。
該器件使得開發(fā)人員能夠使用多種開發(fā)和調(diào)試工具，其中包括 GNU GCC、GDB、開源 Linux 以及基于 Eclipse 的調(diào)試環(huán)境，該調(diào)試環(huán)境可通過包括 TI 業(yè)界領(lǐng)先的 IDE Code Composer Studio 在內(nèi)的各種 Eclipse 插件實現(xiàn)內(nèi)核和用戶空間調(diào)試。
