| Function | Deserializer |
| Color depth (bpp) | 24 |
| Input compatibility | FPD-Link LVDS |
| Pixel clock frequency (Max) (MHz) | 65 |
| Output compatibility | LVCMOS |
| Features | I2C Config |
| Signal conditioning | Programmable Equalizer |
| EMI reduction | BIST |
| Diagnostics | BIST |
| Operating temperature range (C) | -40 to 105 |
- 5 至 65MHz PCLK 支持（140Mbps 至
1.82Gbps） - 交流耦合 STP 內(nèi)部互聯(lián)電纜長達(dá) 10 米
- 串行器和解串器上的集成終端
- @SPEED 鏈路 BIST 模式和報(bào)告引腳
- 可選 I2C 兼容串行控制總線
- RGB888 + VS，HS，DE 支持
- 斷電模式可最大程度地降低功率耗散
- 1.8V 或 3.3V 兼容 LVCMOS I/O 接口
- 汽車級產(chǎn)品：符合 AEC-Q100 2 級要求
- > 8kV 的 HBM 和 ISO 10605 ESD 額定值
- 向后兼容模式，用于與老一代器件一起運(yùn)行
- 串行器 - DS90UR905Q-Q1
- RGB888 + VS/HS/DE 串行化為 1 對 FPD-Link II
- 隨機(jī)發(fā)生器/擾頻器 - 直流平衡數(shù)據(jù)流
- 可選輸出 VOD 和可調(diào)節(jié)去加重功能
- 解串器 - DS90UR906Q-Q1
- FAST 隨機(jī)數(shù)據(jù)鎖定；無需參考時鐘
- 可調(diào)節(jié)輸入接收器均衡
- LOCK（實(shí)時鏈路狀態(tài)）報(bào)告引腳
- 輸出并行總線的 EMI 最小化 (SSCG)
- 輸出壓擺控制 (OS)
DS90UR90xQ-Q1 芯片組將并行 RGB 視頻接口轉(zhuǎn)換為單對高速串行化接口。該串行總線方案通過消除時鐘和數(shù)據(jù)間的偏差，減少連接器引腳數(shù)量，減小互連線路的尺寸、重量和成本以及簡化印刷電路板 (PCB) 總體布局布線等方式簡化系統(tǒng)設(shè)計(jì)。此外，內(nèi)部 DC 均衡解碼用于支持 AC 耦合互連。
DS90UR905Q-Q1 串行器內(nèi)嵌時鐘，可均衡數(shù)據(jù)有效載荷并將信號電平轉(zhuǎn)換為高速低壓差分信令。多達(dá) 24 個輸入連同 3 個視頻控制信號被共同串行化。此器件支持全
24 位顏色或 18 位顏色和 6 個通用信號（例如，音頻 I2S 應(yīng)用）。
DS90UR906Q-Q1 解串器可恢復(fù)數(shù)據(jù) (RGB) 和控制信號，并從串行數(shù)據(jù)流中提取時鐘。DS90UR906Q-Q1 能夠鎖定傳入數(shù)據(jù)流，無需使用訓(xùn)練序列或特殊的 SYNC（同步）模式，也不需要基準(zhǔn)時鐘。鏈路狀態(tài) (LOCK) 輸出信號也由該芯片組提供。
串行傳輸通過用戶可選擇的去加重功能、差分輸出電平選擇 特性和接收器均衡實(shí)現(xiàn)優(yōu)化。通過使用低壓差分信令、接收器驅(qū)動強(qiáng)度控制和展頻計(jì)時兼容性最大限度地減少了電磁干擾 (EMI)。解串器可配置為在其并行輸出中生成展頻時鐘和數(shù)據(jù)。
DS90UR905Q-Q1 串行器采用 48 引腳超薄型四方扁平無引線封裝 (WQFN) 封裝，而 DS90UR906Q-Q1 解串器采用 60 引腳 WQFN 封裝。兩種器件可在 -40?C 至 +105?C 的汽車級 AEC-Q100 2 級溫度范圍內(nèi)額定運(yùn)行。
