| Function | Clock network synchronizer |
| Number of outputs | 8 |
| RMS jitter (fs) | 50 |
| Output frequency (Min) (MHz) | 1.00E-06 |
| Output frequency (Max) (MHz) | 800 |
| Input type | LVCMOS, LVDS, LVPECL, XTAL |
| Output type | LVDS, CML, LVPECL, HCSL, LVCMOS |
| Supply voltage (Min) (V) | 3.135 |
| Supply voltage (Max) (V) | 3.465 |
| Features | Integrated EEPROM, I2C, SPI, Pin programmable |
| Operating temperature range (C) | -40 to 85 |
- 一個(gè)數(shù)字鎖相環(huán) (DPLL)，具有：
- 無中斷切換：±50ps 相位瞬態(tài)
- 具有快速鎖定功能的可編程環(huán)路帶寬
- 使用低成本 TCXO/OCXO 實(shí)現(xiàn)符合標(biāo)準(zhǔn)的同步和保持模式
- 兩個(gè)具備業(yè)界領(lǐng)先性能的模擬鎖相環(huán) (APLL)：
- 312.5MHz 頻率下 50fs RMS 抖動(dòng) (APLL1)
- 155.52MHz 頻率下 125fs RMS 抖動(dòng) (APLL2)
- 兩個(gè)基準(zhǔn)時(shí)鐘輸入
- 基于優(yōu)先級(jí)的輸入選擇
- 在缺失參考時(shí)實(shí)現(xiàn)數(shù)字保持
- 具有可編程驅(qū)動(dòng)器的八個(gè)時(shí)鐘輸出
- 多達(dá) 6 個(gè)不同的輸出頻率
- AC-LVDS、AC-CML、AC-LVPECL、HCSL 和 1.8V LVCMOS 輸出格式
- 加電后自定義時(shí)鐘的 EEPROM/ROM
- 靈活的配置選項(xiàng)
- 輸入和輸出為 1Hz (1PPS) 至 800MHz
- XO/TCXO/OCXO 輸入：10 至 100MHz
- DCO 模式：< 0.001ppb/階躍，可進(jìn)行精確的時(shí)鐘控制（IEEE 1588 PTP 從運(yùn)行）
- 先進(jìn)的時(shí)鐘監(jiān)控和狀態(tài)
- I2C 或 SPI 接口
- PSNR：–83dBc（3.3V 電源下噪聲為 50mVpp）
- 3.3V 電源，提供 1.8V、2.5V 或 3.3V 輸出
- 工業(yè)溫度范圍：-40°C 至 +85°C
LMK05318 是一款高性能網(wǎng)絡(luò)同步器時(shí)鐘器件，提供抖動(dòng)消除、時(shí)鐘生成、先進(jìn)的時(shí)鐘監(jiān)控和卓越的無中斷切換性能，可滿足通信基礎(chǔ)設(shè)施和工業(yè) 應(yīng)用的嚴(yán)格計(jì)時(shí)要求。該器件具有超低抖動(dòng)和高電源噪聲抑制 (PSNR) 性能，可降低高速串行鏈路中的誤碼率 (BER)。
該器件可使用 TI 專有的體聲波 (BAW) VCO 技術(shù)生成具有 50fs RMS 抖動(dòng)的輸出時(shí)鐘，而不受 XO 和基準(zhǔn)輸入的抖動(dòng)和頻率的影響。
DPLL 支持抖動(dòng)和漂移衰減的可編程環(huán)路帶寬，而兩個(gè) APLL 支持分頻率轉(zhuǎn)換，從而可以實(shí)現(xiàn)靈活的時(shí)鐘生成。DPLL 上支持的同步選項(xiàng)包括采用相位消除的無中斷切換、數(shù)字保持和頻率階躍小于 0.001ppb（十億分之一）的 DCO 模式，從而實(shí)現(xiàn)精確的時(shí)鐘控制（IEEE 1588 PTP 從運(yùn)行）。DPLL 可以鎖相到 1 PPS（每秒脈沖數(shù)）基準(zhǔn)輸入，并且在一個(gè)輸出上支持可選零延遲模式，以實(shí)現(xiàn)具有可編程失調(diào)電壓的確定性輸入到輸出相位校準(zhǔn)。先進(jìn)的基準(zhǔn)輸入監(jiān)控塊可確保穩(wěn)健的時(shí)鐘故障檢測(cè)并在發(fā)生基準(zhǔn)缺失 (LOR) 時(shí)幫助將輸出時(shí)鐘干擾降至最低。
該器件可以使用通用的低頻 TCXO 或 OCXO 來根據(jù)同步標(biāo)準(zhǔn)設(shè)置自由運(yùn)行型或保持型輸出頻率穩(wěn)定性。否則，在自由運(yùn)行型或保持型頻率穩(wěn)定性和漂移不重要時(shí)，該器件可以使用標(biāo)準(zhǔn) XO。該器件可通過 I2C 或 SPI 接口實(shí)現(xiàn)完全編程，在通電后支持通過內(nèi)部 EEPROM 或 ROM 進(jìn)行自定義頻率配置。EEPROM 在出廠時(shí)進(jìn)行了預(yù)編程，且可根據(jù)需要進(jìn)行系統(tǒng)內(nèi)編程。
